飛行目標(biāo)速度測(cè)量雷達(dá)信號(hào)采集與實(shí)時(shí)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、目前,目標(biāo)速度的測(cè)量越來(lái)越受關(guān)注,特別是飛行目標(biāo)速度的測(cè)量不僅有利于我國(guó)軍事方面的技術(shù)積累,而且對(duì)我國(guó)的軍事戰(zhàn)略安全也有著顯著意義。雷達(dá)信號(hào)采集與實(shí)時(shí)處理系統(tǒng)也是當(dāng)前雷達(dá)技術(shù)中研究最為活躍,進(jìn)展最為迅速的一部分。
　　 緊隨信息化,智能化,網(wǎng)絡(luò)化的快速發(fā)展,嵌入式系統(tǒng)技術(shù)也日益迅速發(fā)展?；贏RM的嵌入式系統(tǒng)具有結(jié)構(gòu)清晰、通用性好和可擴(kuò)展性強(qiáng)的高性能,可為各種應(yīng)用提供一套完整的軟硬件解決方案。與此同時(shí),FPGA既繼承了ASIC的

2、大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn),又克服了普通ASIC設(shè)計(jì)周期長(zhǎng)、投資大、靈活性差的缺陷,逐步成為復(fù)雜數(shù)字電路設(shè)計(jì)的理想首選。
　　 本課題針對(duì)目前雷達(dá)信號(hào)采集與實(shí)時(shí)處理系統(tǒng)中普遍存在的功耗高、價(jià)格昂貴、體積大以及測(cè)量精度不高等問(wèn)題,提出了一種采用ARM和FPGA技術(shù)相結(jié)合的解決方案。該系統(tǒng)以Intel公司的PXA270處理器為硬件平臺(tái)的核心,擴(kuò)展了存儲(chǔ)器模塊、基于FPGA技術(shù)的數(shù)字信號(hào)處理模塊、UART通信模塊、以太網(wǎng)傳輸模塊

3、等功能模塊。同時(shí)本課題使用嵌入式Linux操作系統(tǒng)作為系統(tǒng)軟件平臺(tái),重點(diǎn)研究并完成相關(guān)底層驅(qū)動(dòng)程序的設(shè)計(jì)。在課題中重點(diǎn)研究并解決了如下關(guān)鍵技術(shù):基于PXA270處理器的系統(tǒng)硬件平臺(tái)設(shè)計(jì);FPGA內(nèi)部功能模塊的設(shè)計(jì);嵌入式Linux操作系統(tǒng)在PXA270處理器上的移植;FPGA作為ARM外部設(shè)備時(shí)的驅(qū)動(dòng)程序設(shè)計(jì);基于多線程的ARM應(yīng)用程序的設(shè)計(jì);基于最小二乘法的外推擬合初速的程序設(shè)計(jì);系統(tǒng)測(cè)試結(jié)果的誤差分析。
　　 經(jīng)過(guò)對(duì)各模塊和