基于FPGA的實(shí)時(shí)視頻處理器的應(yīng)用設(shè)計(jì).pdf

1、以視頻信息為主的多媒體技術(shù)是本世紀(jì)最具時(shí)代特征和最富有活力的研究與應(yīng)用領(lǐng)域之一?！鞍俾劜蝗缫灰?jiàn)”深刻的揭示了視覺(jué)信息的重要性，視頻通信能實(shí)現(xiàn)人們?cè)谌魏螘r(shí)候、任何地方、以任何方式與對(duì)方進(jìn)行最直觀的通信；伴隨著通信、計(jì)算機(jī)、廣播電視技術(shù)的發(fā)展，特別是微電子技術(shù)的進(jìn)步，為實(shí)時(shí)視頻信息處理和通信提供了實(shí)現(xiàn)的可能；且隨著網(wǎng)絡(luò)通信技術(shù)和多媒體技術(shù)的飛速發(fā)展，使得視頻、圖像、計(jì)算機(jī)視覺(jué)、多媒體數(shù)據(jù)庫(kù)和計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)日益融合，特別是在工業(yè)、醫(yī)學(xué)、商業(yè)和

2、軍事等領(lǐng)域，實(shí)時(shí)視頻處理技術(shù)已處于核心地位；又由于實(shí)時(shí)視頻待處理的數(shù)據(jù)量大、實(shí)時(shí)性要求高、通常還包含有諸如分割、檢測(cè)、標(biāo)記、識(shí)別等比較復(fù)雜的算法，這就需要容量大，速度快的實(shí)時(shí)處理芯片；然而，Altera公司推出的可編程片上系統(tǒng)（System On Programmable Chip,SOPC）以及NiosII軟核處理器的出現(xiàn)，進(jìn)一步滿足了高可靠性，高速實(shí)時(shí)處理的行業(yè)需求，特別是與其相配套的可編程邏輯技術(shù)與模塊化設(shè)計(jì)思想正成為全球設(shè)計(jì)的大

3、勢(shì)所趨。 本論文首先介紹了通過(guò)對(duì)目前國(guó)內(nèi)外實(shí)時(shí)視頻處理技術(shù)的發(fā)展現(xiàn)狀以及現(xiàn)行國(guó)際上實(shí)時(shí)視頻處理技術(shù)的最新設(shè)計(jì)思想作深入的調(diào)研，結(jié)合本課題設(shè)計(jì)方案，初步提出了系統(tǒng)設(shè)計(jì)預(yù)期的性能指標(biāo)參數(shù)，根據(jù)性能指標(biāo)確定系統(tǒng)設(shè)計(jì)的主要構(gòu)架。設(shè)計(jì)根據(jù)實(shí)時(shí)視頻信號(hào)的標(biāo)準(zhǔn)及其系統(tǒng)預(yù)期的性能指標(biāo)要求，提出了一種基于FPGA的實(shí)時(shí)視頻處理器系統(tǒng)的設(shè)計(jì)方案，以替代傳統(tǒng)的“DSP+ASIC”構(gòu)架。系統(tǒng)開(kāi)發(fā)采用Altera公司FPGA技術(shù)的硬件開(kāi)發(fā)平臺(tái)和軟件開(kāi)發(fā)環(huán)

4、境。 其次，詳細(xì)敘述了系統(tǒng)總體方案設(shè)計(jì)，以及系統(tǒng)的硬件、軟件設(shè)計(jì)；設(shè)計(jì)突出了SOPC技術(shù)的優(yōu)點(diǎn)，在單片F(xiàn)PGA內(nèi)部實(shí)現(xiàn)系統(tǒng)硬件電路及軟件平臺(tái)的搭建，設(shè)計(jì)采用模塊化的開(kāi)發(fā)流程，實(shí)現(xiàn)系統(tǒng)各個(gè)功能模塊以及系統(tǒng)與外設(shè)各個(gè)連接接口的功能模塊設(shè)計(jì)；系統(tǒng)完成從原始模擬視頻信號(hào)的輸入、解碼以及進(jìn)行色度空間轉(zhuǎn)換，經(jīng)過(guò)視頻處理，以至將處理后的視頻信號(hào)通過(guò)VGA顯示接口輸出。同時(shí)，系統(tǒng)嵌入了NiosII軟核處理器，通過(guò)調(diào)用NiosII軟核處理器讀取S

5、D卡提供的圖片和音頻信息，實(shí)現(xiàn)系統(tǒng)的圖片顯示、菜單顯示、音頻、視頻實(shí)時(shí)處理及播放等功能。 最后，記錄了系統(tǒng)硬件和軟件連調(diào)以及其性能測(cè)試的全過(guò)程，對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析和性能優(yōu)化，并根據(jù)試驗(yàn)結(jié)果提出展望。 系統(tǒng)設(shè)計(jì)充分發(fā)揮了NiosII軟核處理器及SOPC Builder提供的IP核功能，簡(jiǎn)化硬件電路設(shè)計(jì)，使得開(kāi)發(fā)精力集中在系統(tǒng)功能實(shí)現(xiàn)和算法設(shè)計(jì)上，縮短了系統(tǒng)開(kāi)發(fā)周期，提高了設(shè)計(jì)效率；利用FPGA的可編程特性，使得系統(tǒng)的電路設(shè)