基于FPGA的雷達信號預處理器的設計.pdf

1、隨著我國國民經(jīng)濟的快速增長和對內(nèi)對外貿(mào)易量的不斷增大，海上交通運輸更加繁盛。雷達信號處理技術是航海雷達探測海上目標的關鍵技術，它對安全和高效率的海上運輸起到至關重要的作用。雷達信號預處理系統(tǒng)主要負責對雷達回波信號的采集以及一系列的雜波處理。它對實時性的要求非常高。超大規(guī)模集成電路技術的發(fā)展，特別是大規(guī)模可編程邏輯器件的出現(xiàn)，為雷達信號的數(shù)字化處理帶來了新的突破。
　　 本課題來源于交通部科技項目“航海雷達中頻信號數(shù)字處理方法的研

2、究”。針對雷達信號處理高速性和實時性的要求，本課題在FPGA中設計實現(xiàn)了一個數(shù)字化的雷達信號預處理器?；贔PGA實時處理數(shù)據(jù)的能力強的特點，可以突破以前在雷達信號處理的過程中數(shù)據(jù)采集速度和數(shù)據(jù)處理速度不能匹配的瓶頸。本文中所設計的系統(tǒng)是在高采樣率下工作的。通過Verilog HDL語言對系統(tǒng)進行實現(xiàn)，從而可以對處理過程實現(xiàn)靈活控制，大大提高了設計的靈活性、兼容性和可升級能力，縮短了研發(fā)周期。
　　 本文論述了系統(tǒng)硬件平臺設計的

3、關鍵技術，重點研究了雷達信號恒虛警率處理的設計，并深入探討了其在FPGA中優(yōu)化設計的問題，最后進行了實驗測試和分析并總結了該課題的研究成果。實驗結果表明，基于高性能FPGA的通用硬件處理平臺，采用優(yōu)化的CFAR處理方法設計，大大提高了雷達雜波處理的速度和精度，實現(xiàn)了基于FPGA的雷達信號預處理系統(tǒng)。
　　 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發(fā)環(huán)境中對各個功能模塊