基于FPGA的實(shí)時(shí)圖像信息處理器設(shè)計(jì)研究.pdf

1、21世紀(jì)是科學(xué)技術(shù)高速發(fā)展的時(shí)代，數(shù)字圖像處理技術(shù)幾乎在各個(gè)行業(yè)里得到了廣泛的應(yīng)用。隨著FPGA技術(shù)的發(fā)展，為實(shí)時(shí)圖像信號(hào)處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路。 本文分析了實(shí)時(shí)圖像信號(hào)處理系統(tǒng)的發(fā)展?fàn)顩r，F(xiàn)PGA技術(shù)的發(fā)展現(xiàn)狀。EDA技術(shù)特征、發(fā)展階段、電路設(shè)計(jì)流程；硬件描述語(yǔ)言VerilogHDL；FPGA/CPLD特點(diǎn)、編程技術(shù)、結(jié)構(gòu)、開(kāi)發(fā)流程；MAX+PLUSⅡ軟件簡(jiǎn)介、設(shè)計(jì)步驟，自頂向下(UptoDown)設(shè)計(jì)方法

2、。實(shí)時(shí)圖像信號(hào)處理的基本理論相關(guān)的內(nèi)容，即實(shí)時(shí)圖像信號(hào)的基本概念，圖像預(yù)處理算法，中值濾波的基本原理及算法，圖像分割算法，閾值化分割算法，邊緣檢測(cè)算法。I2C總線(xiàn)基本概念和數(shù)據(jù)傳輸各個(gè)命令的具體含義以及數(shù)據(jù)總線(xiàn)對(duì)時(shí)序的要求，I2C總線(xiàn)的實(shí)現(xiàn)和用Modelsim仿真。提供一種基于FPGA的實(shí)時(shí)圖像信號(hào)處理器的實(shí)現(xiàn)方案，實(shí)時(shí)圖像信號(hào)處理的框架，由三個(gè)模塊組成：實(shí)時(shí)圖像信號(hào)轉(zhuǎn)換模塊，實(shí)時(shí)圖像數(shù)據(jù)計(jì)算模塊，通信模塊。用FPGA及其他芯片組成實(shí)時(shí)