基于FPGA的電感傳感器數(shù)據(jù)采集系統(tǒng)的研制.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、電感傳感器因其精度高、工作可靠、使用壽命長等優(yōu)點，廣泛應用于微位移測量。在傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)中，調理電路由分立元件組成，控制電路采用片上資源有限且速度較慢的單片機，這樣不僅不利于系統(tǒng)的小型化，并且對硬件系統(tǒng)的可靠性也有影響。隨著現(xiàn)代集成電路技術的迅速發(fā)展，調理電路出現(xiàn)了集成芯片，數(shù)據(jù)采集模塊的控制核心也越來越多的采用片內資源豐富、具有嵌入式控制器的FPGA。本文以基于FPGA的電感傳感器數(shù)據(jù)采集系統(tǒng)為主要研究內容，具體研究內容如下：

2、r>　　本文簡要介紹了國內外電感傳感器及其數(shù)據(jù)采集系統(tǒng)研究現(xiàn)狀，探討了FPGA技術發(fā)展現(xiàn)狀，在總結了近年來數(shù)據(jù)采集技術的發(fā)展歷程和發(fā)展方向的基礎上，確定了以FPGA及其嵌入式NiosII軟核處理器為控制核心構建數(shù)據(jù)采集系統(tǒng)。
　　本數(shù)據(jù)采集系統(tǒng)的硬件系統(tǒng)由模擬和數(shù)字兩部分組成，其中模擬部分完成電感傳感器信號調理、放大濾波、A/D轉換、抗干擾設計；數(shù)字部分以FPGA芯片EP1C3為控制核心，采用VerilogHDL設計實現(xiàn)了A/D采

3、樣控制、FIFO緩存，并結合NiosII軟核處理器，實現(xiàn)通訊接口控制邏輯。系統(tǒng)軟件設計分為USB通訊程序和主機應用程序。USB通訊程序包括固件程序、驅動程序，本文利用所構架的NiosII軟核，采用NiosII集成開發(fā)環(huán)境C/C++語言，通過建立固件程序框架使程序各部分之間的功能更加明晰。驅動程序和主機應用程序在VisualC++6.0以及輔助開發(fā)工具DriverStudio和WinXPDDK下實現(xiàn)。
　　最后通過實驗證明數(shù)據(jù)采集系

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論