基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的研制.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著微電子技術(shù)和計算機技術(shù)日新月異的發(fā)展，對連續(xù)模擬信號的數(shù)字化處理已經(jīng)滲透到科研、生產(chǎn)和生活的各個領(lǐng)域，因此數(shù)據(jù)采集與處理系統(tǒng)的應用日益廣泛。在工業(yè)生產(chǎn)和科學研究中，對數(shù)據(jù)采集系統(tǒng)的性能要求越來越高，具備更高采集精度和速度的數(shù)據(jù)采集系統(tǒng)越來越受到青睞。
　　 本文應用現(xiàn)場可編程門陣列高速、高密度和設(shè)計靈活的特性，設(shè)計了一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)以FPGA作為整個系統(tǒng)的控制、處理核心，完成對AD轉(zhuǎn)換的數(shù)據(jù)進行存儲

2、和傳輸，最后用USB2.0總線傳送給計算機進行處理、分析和顯示。FPGA作為系統(tǒng)的核心控制芯片可提高系統(tǒng)穩(wěn)定性、減小設(shè)備體積。
　　 論文提出了高速數(shù)據(jù)采集系統(tǒng)的設(shè)計實現(xiàn)方案，分為硬件設(shè)計和軟件設(shè)計兩部分。硬件設(shè)計主要包括電源電路、FIFO存儲模塊、AD采樣及調(diào)理電路和USB接口電路的分析與設(shè)計；軟件設(shè)計包括應用VHDL語言實現(xiàn)FPGA的時序控制和使用LabVIEW設(shè)計上位機界面，接收、顯示采集的數(shù)據(jù)信息。其中，VHDL采用自上

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論