基于流水線架構8051微控制器內(nèi)核的實現(xiàn).pdf

1、在嵌入式系統(tǒng)低端的微控制器領域，從8位微控制器誕生至今的近30年里，8051系列一直扮演著一個獨特的角色。由于MCS-51提供的最佳兼容性，使MCS-51在被改造后，還能以不變的指令系統(tǒng)、基本單元的兼容性保持著8051內(nèi)核的生命延續(xù)，并在未來片上系統(tǒng)（SOC）發(fā)展中，擔任8位微控制器內(nèi)核的重任[1]。 本課題的研究就是在此產(chǎn)業(yè)背景下，為滿足當前工程應用需要，通過對內(nèi)核的重新定義，改造和設計，設法提升8051內(nèi)核的指令執(zhí)行效率。相

2、關資料表明，在過去十年間改造8051內(nèi)核指令執(zhí)行效率的辦法大致有以下兩種： 1）維持最初內(nèi)核結構定義，將機器周期從12個縮短到6個或4個。但這種改造方式指令執(zhí)行效率提升有限； 2）通過改變編譯器，將指令代碼設計為RISC。指令執(zhí)行周期完全是一個周期。但這樣實現(xiàn)方式，在實際應用受到一定的限制。除此以外設計復雜度相對較高，成本也比較高。 而本課題側重點在提升8051指令執(zhí)行效率上采取了新的途徑，采用不同于以上的第三種

3、方式，即設法在保持CISC結構及指令系統(tǒng)不變的情況下，對指令運行實行流水作業(yè)，多指令按照節(jié)拍并行執(zhí)行，以提高在程序執(zhí)行時的指令執(zhí)行效率。在本文闡述了針對8051內(nèi)核多級流水結構的實現(xiàn)而提出的五點新設計構想和實現(xiàn)過程： 1）所有系統(tǒng)設計基于系統(tǒng)時鐘：在本課題所設計的內(nèi)核系統(tǒng)中，已經(jīng)沒有傳統(tǒng)8051機器周期的概念。這也就是說，當內(nèi)核具體運行時，外部的振蕩器時鐘就是內(nèi)部的系統(tǒng)時鐘。這樣設計的用意在于對整體功耗的考慮。而可以如此設計的依

4、據(jù)是由于內(nèi)核和今后可能所設計的存儲器之間有良好的存取時序匹配。 2）當前指令的譯碼決定流水的分級：內(nèi)核指令具體實現(xiàn)什么樣的操作其實就是由操作碼實現(xiàn)的。而所謂的譯碼在流水的分級前，最主要的就是看“操作碼”譯碼的結果如何。而“操作數(shù)”的譯碼結果直接與數(shù)據(jù)相關問題的合理處理直接有關。 3）指令并行處理，存在當前指令和預取指令：本課題所設計的流水內(nèi)核的指令并行處理，最主要的就是增加了預取指令操作。這也就是本課題流水的核心設計之一

5、。這個過程完全通過系統(tǒng)控制狀態(tài)機來實現(xiàn)。而遇到外部的中斷時，會做必要的保護處理。在這里借鑒一些32位處理器成熟的流水控制并行設計方法。 4）流水控制，多級化控制調(diào)度：這也就是本課題流水的核心設計之二。針對內(nèi)核設計，特別是基于流水架構的內(nèi)核設計，在本課題中解決的另外一個核心問題就是多指令并行流水調(diào)度。特別是在8051指令編譯系統(tǒng)不改變的前提下，所設計的內(nèi)核兼容其二進制機器碼。 在具體實現(xiàn)的過程中，流水控制采用多級化控制管理

6、調(diào)度。這取決對指令周期的管理和調(diào)度；對指令目標存儲器（累加器，寄存器和存儲器）的調(diào)度和管理；對指令功能的管理和調(diào)度（位操作，字節(jié)操作還是跳轉操作）。 5）沖突問題（Hazard）的處理：遇到關于數(shù)據(jù)沖突，結構沖突的解決，統(tǒng)一安排采用增加一個系統(tǒng)節(jié)拍的問題加以解決。這種設計思路在平衡和系統(tǒng)開銷，設計復雜度的前提下加以實現(xiàn)。在這里借鑒一些32位處理器成熟的沖突處理設計方法?？紤]到設計復雜度和實際應用比32位內(nèi)核設計簡化。 實

7、驗測試結果表明，與傳統(tǒng)12個周期的8051內(nèi)核相比，在相同時鐘頻率下單周期指令運行效率為原來的12倍；整個指令集平均運行效率為原來8051的9.5倍，使8051兼容機系列進入了8位高速單片機行列。同時能有效的解決流水系統(tǒng)結構帶來的數(shù)據(jù)沖突和控制沖突問題。 本課題研究過程中的主要內(nèi)容涉及：對傳統(tǒng)8051體系結構的掌握，針對實際工程需要新架構模型的提出。合理應用“流水”技術設計，基于8051系列微控制器運用Verilog硬件描述語言