集成電路質(zhì)量與可靠性分析及其測試方法.pdf

1、一個新產(chǎn)品的上市，需要經(jīng)過復(fù)雜而有效的質(zhì)量與可靠性測試驗(yàn)證，從而保證芯片的性能能達(dá)到系統(tǒng)整合廠商及市場的要求。論文對基于IntelO．13um芯片工藝，封裝完成后的MLCFlashMemory集成電路為例進(jìn)行研究。著重討論通過各種測試和惡化實(shí)驗(yàn)手段來評估芯片的質(zhì)量與可靠性的方法；并通過失效分析找到芯片在質(zhì)量與可靠性測試中失效的原因；最后討論提高芯片質(zhì)量與可靠性的可行性方案。 MLCFlash結(jié)構(gòu)為Intel專利新產(chǎn)品，其設(shè)計復(fù)雜

2、程度遠(yuǎn)遠(yuǎn)高于其他S8CFlash，而工藝復(fù)雜程度又高于同為0．13um工藝的邏輯電路產(chǎn)品，這就給產(chǎn)品的質(zhì)量和可靠性帶來更大的挑戰(zhàn)。本課題就如何將保證這種更為復(fù)雜的存儲芯片達(dá)到市場要求的質(zhì)量與可靠性的水平進(jìn)行深入研究，得出改進(jìn)性能的思路和辦法，從而提高產(chǎn)品性能和穩(wěn)定性。 本文所研究的Flash為IntelO．13um2bits／cellFlashMemory。根據(jù)Intel承諾給客戶的質(zhì)量合同，Intel必須提供給客戶PBI良率高

3、于98﹪，CLFDPM和QVDPM都小于2000的產(chǎn)品，也是在一百萬顆芯片中，失效芯片不高于2000的產(chǎn)品。而當(dāng)時測試結(jié)果表明產(chǎn)品的失效為： PBIYield=97．06﹪ CLFDPM=(6／165Dx1000000：3634 2TQVDPM：(7／1645)x1000000=4255 均超過了合同承諾的指標(biāo)。 論文對該產(chǎn)品進(jìn)行詳細(xì)的測試和仔細(xì)地失效機(jī)制分析，并且和封裝部門及Fab溝通，找準(zhǔn)了主

4、要問題、分析了產(chǎn)生的原因、提出了解決問題的方案并且在生產(chǎn)中實(shí)際應(yīng)用，獲得了滿意的結(jié)果： 1.在PBI測試中，發(fā)現(xiàn)diepickupprocess(模塊組裝工藝)引起的diecrack(模塊斷裂)問題是由于組裝設(shè)備的加力點(diǎn)不適當(dāng)引起，經(jīng)過優(yōu)化壓力點(diǎn)的距離而解決了這個問題，從而提高PBI良率L64﹪。同時發(fā)現(xiàn)wirebondingprocess(引線焊接工藝)中有wirebondingbridge(橋連)，封裝部門通過在wirebo

5、nding(引線焊接工藝)的過程中加大對金線的牽引力而使得金線被拉得盡量的直，避免了上下芯片間金線的接觸而解決此問題，使得PBI又提高了良率0．29﹪。 2.總結(jié)在CLF和QV中的失效，單個單元中ONO的缺陷，位線上的漏電和字線的寄生電容過大是導(dǎo)致產(chǎn)品失效的最主要問題。而這些問題都是由于Fabprocess中的excursion造成的，并不是設(shè)計上的問題。因而加強(qiáng)相關(guān)Fab步驟的監(jiān)控是唯一解決問題的途徑，通過和Fab的協(xié)商，將相

6、關(guān)步驟監(jiān)控的次數(shù)為原先的2倍，并把抽樣的樣本數(shù)增加為原來的兩倍，并縮短Fab相關(guān)步驟的機(jī)器的維護(hù)時間，將一周一次縮短為一周兩次來提升產(chǎn)品的質(zhì)量性能。 通過本研究使產(chǎn)品的PBI良率達(dá)到98.99﹪，CLFDPM減小到606，QvDPM減小到608，(通過本研究使產(chǎn)品的PBIYield高于98﹪，CLFDPM和QVDPM均小于2000)，達(dá)到合同承諾的指標(biāo)。 此外，樣品通過可靠性分析可知在BiasHAST測試中存在失效，而I

7、ntel需提供給客戶抽樣可靠性測試中零缺陷的產(chǎn)品。通過失效分析可知，Polydamage是唯一影響芯片可靠性的因素，由于條件所限，無法直接拿到Fab的數(shù)據(jù)，通過和Fab的工程師的溝通，得知用于洗滌光刻膠的DIwater由于收到污染，而導(dǎo)致了Polydamage的發(fā)生，因而要求在Fab的流程中加入一道檢測DIwater的步驟，以確保芯片的可靠性。 通過對本課題的研究，明確了評估芯片質(zhì)量與可靠性的方法，并通過失效分析的結(jié)果推導(dǎo)出影響