超深亞微米集成電路可靠性設(shè)計與建模方法.pdf

1、為了適應(yīng)SoC芯片性能的要求，VLSI的的密度和復(fù)雜度隨著不斷縮小的設(shè)計規(guī)則而不斷增加。那么對于復(fù)雜的SoC芯片如何能夠?qū)ζ溟L期工作的可靠性進(jìn)行評估就成為一個重要的問題。超深亞微米下的CMOS電路長期可靠性是由MOSFET的微觀失效機(jī)制來決定的，對CMOS電路可靠性的評估和改善應(yīng)該在失效模式分析和對基本的物理失效機(jī)制正確理解的基礎(chǔ)上進(jìn)行。 本論文重點通過對影響超深亞微米器件可靠性的幾種最主要失效機(jī)制進(jìn)行分析和建模，建立起了對交流

2、工作狀態(tài)下的電路可靠性退化的評估算法體系。并目．設(shè)計了一個半導(dǎo)體集成電路可靠性評價平臺軟件體系架構(gòu)，將可靠性退化評估算法進(jìn)行了系統(tǒng)集成。該平臺最終在Cadence設(shè)計環(huán)境下實現(xiàn)完成。 論文首先介紹了超深亞微米器件的基本特性、用于描述其行為的BSIM3器件模型和電路仿真分析的基本原理，并描述了Cadence工具的基本組成。然后，對超深亞微米MOS器件的可靠性退化機(jī)理進(jìn)行了分析和建模。對引起超深亞微米電路長期工作失效問題的三種最主要

3、失效機(jī)制即MOSFET的熱載流子注入引起退化(HCI效應(yīng))、負(fù)偏置溫度不穩(wěn)定性(NBTI效應(yīng))以及柵氧化層經(jīng)時擊穿失效(TDDB失效)進(jìn)行研究，并建立在靜態(tài)應(yīng)力下的退化模型和電流模型，可以對器件參數(shù)的退化和壽命進(jìn)行預(yù)測和評價。以此為基礎(chǔ)，又提出了各自適用于電路工作條件下來預(yù)測器件退化的相關(guān)準(zhǔn)靜態(tài)模型。 在MOS器件3種主要失效機(jī)制的物理模型基礎(chǔ)上，進(jìn)一步提出了電路可靠性仿真方法。本論文提出了對模擬和數(shù)字電路適用的電路長期工作壽命

4、的仿真預(yù)測算法，利用這些模型工具來評價和預(yù)測CMOS電路長期工作條件下整體退化情況和電路的可靠工作壽命。并在Cadence設(shè)計環(huán)境中進(jìn)行了實現(xiàn)。進(jìn)一步提出一種MOSFET的退化漏電流模型，又稱為△I<,d>模型，對HCI應(yīng)力條件下電路退化后的工作波形進(jìn)行仿真預(yù)測。這一△L<,d>模型采用單一等式形式進(jìn)行描述，在全部三個工作區(qū)域連續(xù)可導(dǎo)。通過這些仿真算法的使用，本論文實現(xiàn)了器件級電路可靠性仿真的基本功能。 在可靠性模型參數(shù)提取方面

5、，本論文提出了一種多目標(biāo)全域優(yōu)化提取的參數(shù)提取方式。采用這一方法，可以對同一種工作條件下的多個模型參數(shù)同時進(jìn)行優(yōu)化提取，這樣提取的結(jié)果不僅可以使被擬合模型同時滿足擬合條件，而且能夠得到反映多個模型參數(shù)內(nèi)在聯(lián)系的最優(yōu)參數(shù)集。通過將這一方法在可靠性參數(shù)提取工具OPTIMRel中實際使用，取得了良好的效果。 最后，設(shè)計并實現(xiàn)了一個超深亞微米集成電路可靠性仿真評價平臺。在這一部分先描述了可靠性評價平臺的軟件體系結(jié)構(gòu)，綜合考慮了對硅MOS