SoC嵌入式電遷移測試技術及IP開發(fā).pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著VLSI技術的發(fā)展，電遷移已成為集成電路主要的失效原因之一，由其引起的可靠性問題也被逐漸關注。為此本文提出了一種能與任何器件集成在一起，伴隨器件同時進行電遷移老化，并在退化達到指定的界限時能發(fā)出失效信號的測試結構，此結構利用芯片中的片上可靠性監(jiān)視器，從而減小了對可靠性建摸的依賴，而且它只占用很小的芯片面積，便于集成。在進行設計時，只需要仿真每個電路和測試結構的功能，可以避開耗時且麻煩的可靠性仿真。這種內嵌式可靠性監(jiān)測器可以用來預測器

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論