SoC中嵌入式存儲(chǔ)器的可測(cè)試性設(shè)計(jì)研究.pdf

1、超大規(guī)模集成電路和超深亞微米技術(shù)的快速發(fā)展，促使了系統(tǒng)芯片（Systemon Chip，SoC)的產(chǎn)生，同時(shí)在SoC中也集成了越來(lái)越多的嵌入式存儲(chǔ)器，因此嵌入式存儲(chǔ)器的可靠性，對(duì)SoC芯片的整體性能有著非常重要的影響。文章針對(duì)SoC中的嵌入式存儲(chǔ)器的可測(cè)試性設(shè)計(jì)展開研究。
　　文章在深入研究SoC嵌入式存儲(chǔ)器的基本原理和IEEE1500標(biāo)準(zhǔn)的測(cè)試結(jié)構(gòu)和規(guī)范后，結(jié)合測(cè)試標(biāo)準(zhǔn)，針對(duì)SRAM和DRAM設(shè)計(jì)了具有兼容性的嵌入式存儲(chǔ)器測(cè)試封

2、裝殼。它包括對(duì)邊界寄存器、旁路寄存器和指令寄存器三個(gè)模塊的設(shè)計(jì)，并且能夠?qū)崿F(xiàn)對(duì)SRAM和DRAM的測(cè)試封裝。
　　為了實(shí)現(xiàn)相應(yīng)的測(cè)試和控制，文章結(jié)合測(cè)試封裝殼，采用存儲(chǔ)器內(nèi)建自測(cè)試方法，設(shè)計(jì)了嵌入式存儲(chǔ)器測(cè)試控制器，它負(fù)責(zé)生成測(cè)試激勵(lì)、收集測(cè)試響應(yīng)以及判斷測(cè)試結(jié)果等功能。根據(jù)存儲(chǔ)器測(cè)試算法以及測(cè)試殼的操作指令，完成了測(cè)試控制器的測(cè)試指令編碼，此編碼適用于不同的測(cè)試算法和不同的存儲(chǔ)器的測(cè)試。
　　整個(gè)測(cè)試系統(tǒng)由存儲(chǔ)器測(cè)試殼與B