基于Nios的SOPC技術(shù)的多DSP嵌入式系統(tǒng)設(shè)計(jì).pdf

1、隨著微電子技術(shù)的不斷發(fā)展和現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA(Field Programmable Gate Array)技術(shù)的不斷提高，片上可編程系統(tǒng)SOPC(System On a Programmable Chip)技術(shù)逐漸成為嵌入式系統(tǒng)技術(shù)發(fā)展的新方向。 在實(shí)時(shí)圖像處理、雷達(dá)信號(hào)處理、軟件無(wú)線電、電子對(duì)抗、3G數(shù)值仿真計(jì)算中，要求嵌入式系統(tǒng)具有數(shù)據(jù)處理能力強(qiáng)、數(shù)據(jù)吞吐量高以及多任務(wù)實(shí)時(shí)處理功能。因此，單DSP無(wú)法滿足實(shí)時(shí)性和高

2、速運(yùn)算的要求，往往需要多個(gè)DSP進(jìn)行協(xié)同處理。 論文利用在FPGA上實(shí)現(xiàn)的SOPC和DSP的QDMA特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了多個(gè)DSP處理的嵌入式系統(tǒng)，該嵌入式平臺(tái)有如下主要特點(diǎn)： (1) 可重構(gòu)性強(qiáng)：利用FPGA的可重構(gòu)性,設(shè)計(jì)者可以不斷地在硬件平臺(tái)的基礎(chǔ)上根據(jù)需求進(jìn)行重構(gòu)設(shè)計(jì)和升級(jí)設(shè)計(jì)，而無(wú)需更改任何硬件。 (2) 對(duì)外高速通信接口：系統(tǒng)提供一個(gè)64-bit數(shù)據(jù)寬度，200MHz接口時(shí)鐘，12根信號(hào)控制線的對(duì)外高速

3、通信接口。此接口不僅使系統(tǒng)很方便與別的系統(tǒng)進(jìn)行高速數(shù)據(jù)傳輸，而且還可以使兩個(gè)本系統(tǒng)很簡(jiǎn)單的對(duì)接起來(lái)，構(gòu)成更強(qiáng)大的多DSP嵌入式系統(tǒng)結(jié)構(gòu)。 (3) 處理能力強(qiáng)：平臺(tái)總處理能力最高達(dá)64000MIPS(百萬(wàn)條指令/每秒)。 論文將實(shí)現(xiàn)的硬件平臺(tái)作為B超胎兒性別部位屏蔽算法的處理平臺(tái)，并給予驗(yàn)證。試驗(yàn)結(jié)果表明，設(shè)計(jì)的系統(tǒng)，其工作性能穩(wěn)定，數(shù)據(jù)處理能力強(qiáng)；適用于高端的雷達(dá)信號(hào)處理、電子對(duì)抗、高端圖像處理等領(lǐng)域。 課題分硬

4、件和軟件兩部分，系統(tǒng)硬件設(shè)計(jì)是本論文的任務(wù)。 論文圍繞Nios SOPC技術(shù)和DSP處理芯片TMS320C6416T進(jìn)行系統(tǒng)設(shè)計(jì)，主要分為四個(gè)部分：首先介紹了SOPC技術(shù)和美國(guó)Altera公司的Nios CPU架構(gòu)及其總線結(jié)構(gòu)，以及SOPC的EDA工具、硬件描述語(yǔ)言。其次，簡(jiǎn)單介紹了DSP TMS320C6416T處理器的特點(diǎn)、內(nèi)部結(jié)構(gòu)和對(duì)外的各種接口以及其它資源。再次，詳細(xì)介紹了基于Nios SOPC技術(shù)的多DSP嵌入式系統(tǒng)硬