基于PowerPC的FPU設(shè)計(jì).pdf

1、航空航天、數(shù)字信號處理、實(shí)時(shí)語音圖像和高精度計(jì)算等應(yīng)用領(lǐng)域?qū)Ω↑c(diǎn)數(shù)處理的要求越來越高，浮點(diǎn)單元(FPU,Floating-PointUnit)已經(jīng)成為當(dāng)代微處理器中一個(gè)至關(guān)重要的組成部分。由于集成電路技術(shù)的發(fā)展，芯片的集成度越來越高，如何實(shí)現(xiàn)FPU的功能、提高FPU的性能已成為一個(gè)重要的研究課題?；赑owerPC的FPU課題來源于哈爾濱工業(yè)大學(xué)(威海)微電子中心的合作項(xiàng)目，是中央處理器的協(xié)處理單元，在不占用中央處理單元資源的基礎(chǔ)上負(fù)責(zé)

2、基本算術(shù)指令、比較指令等六類35條浮點(diǎn)指令的處理，其性能的優(yōu)劣直接影響到處理器的性能。
　　論文在對IEEE-754浮點(diǎn)數(shù)標(biāo)準(zhǔn)研究和各種算法比較選擇基礎(chǔ)上，根據(jù)PowerPC的體系結(jié)構(gòu)和指令系統(tǒng)，選擇相應(yīng)的算法，提出實(shí)現(xiàn)FPU的設(shè)計(jì)方案：將整個(gè)設(shè)計(jì)分為譯碼、數(shù)據(jù)通路、控制通路和異常檢測四個(gè)部分。采用自頂向下的數(shù)字集成電路設(shè)計(jì)方法，對各部分進(jìn)行寄存器傳輸級的描述，通過對各指令控制通路和數(shù)據(jù)通路進(jìn)行合并和優(yōu)化。
　　算法的分析和

3、比較：加減法是設(shè)計(jì)的基礎(chǔ)，乘、除、開方運(yùn)算是設(shè)計(jì)的重點(diǎn)。通過對算法的分析，從實(shí)現(xiàn)的速度、功耗、面積和實(shí)現(xiàn)的復(fù)雜程度等方面比較選擇相應(yīng)的實(shí)現(xiàn)算法。
　　乘、除、開方指令的硬件實(shí)現(xiàn)：根據(jù)實(shí)現(xiàn)乘除法計(jì)算流程，采用改進(jìn)的Booth2算法實(shí)現(xiàn)乘法單元，采用SRT-4算法進(jìn)行除法和開方的硬件實(shí)現(xiàn)。
　　硬件合并：為減少FPU實(shí)現(xiàn)的規(guī)模采取硬件合并，將六類35條指令進(jìn)行功能單元合并。硬件分為數(shù)據(jù)通路和控制通路。數(shù)據(jù)通路包括指數(shù)通路和尾數(shù)通

4、路，是操作數(shù)的通道，指令運(yùn)算的場所；控制通路是FPU設(shè)計(jì)的核心，控制指令的運(yùn)算；異常檢測模塊檢測指令執(zhí)行過程中各種異常情況。
　　通過搭建驗(yàn)證平臺(tái)，采用大量激勵(lì)對FPU功能進(jìn)行驗(yàn)證，其功能完全能夠?qū)崿F(xiàn)；為了檢測時(shí)序要求，采用中芯國際SMIC的0.18μmCMOS工藝對其進(jìn)行了綜合，在面積不到0.3mm2的情況下速度可以達(dá)到266MHz以上；將sdf文件反標(biāo)到門級網(wǎng)表中，對FPU設(shè)計(jì)進(jìn)行時(shí)序仿真，仿真結(jié)果表明此FPU設(shè)計(jì)的性能完全符