高速數(shù)字信號(hào)處理硬件設(shè)計(jì)及頻率測(cè)量算法的實(shí)現(xiàn).pdf

1、在電子偵察中，需要對(duì)通信信號(hào)進(jìn)行搜索、捕獲、參數(shù)估計(jì)、調(diào)制識(shí)別，解調(diào)等工作。由于電子偵察中的信號(hào)通常處于被動(dòng)接收狀態(tài)，并具有寬頻帶、多調(diào)制方式、多信號(hào)、同步序列未知等特點(diǎn)，電子偵察往往采用寬帶接收機(jī)，進(jìn)行高速率的采樣以適應(yīng)不同的碼率及調(diào)制方式，其后的解調(diào)過(guò)程需要采用較復(fù)雜的信號(hào)處理方式。因此電子偵察的實(shí)現(xiàn)對(duì)信號(hào)處理系統(tǒng)的處理能力提出了較高要求，同時(shí)為達(dá)到實(shí)時(shí)性，還要求信號(hào)處理系統(tǒng)具有多任務(wù)并行處理能力。 本文基于對(duì)電子偵察中信號(hào)

2、處理技術(shù)的分析，設(shè)計(jì)了高速數(shù)字信號(hào)處理板的硬件方案。該方案采用了高性能并行DSP處理器+大容量FPGA邏輯器件進(jìn)行信號(hào)處理，并具有高速AD接口、大容量數(shù)據(jù)存儲(chǔ)和高速數(shù)據(jù)傳輸能力。本文選用四片目前性能最好的浮點(diǎn)DSP處理器ADSP TS201S并采用外部總線和鏈路口混合數(shù)據(jù)耦合的方式構(gòu)成了信號(hào)處理板的核心--并行DSP處理器模塊。本文完成了整個(gè)信號(hào)處理板的硬件設(shè)計(jì)以及用FPGA實(shí)現(xiàn)了頻率測(cè)量算法。本文設(shè)計(jì)了一種新的基于FPGA實(shí)現(xiàn)的函數(shù)逼

3、近方法，將其用于頻率測(cè)量算法的硬件實(shí)現(xiàn)時(shí)，可以有效的提高運(yùn)算速度，并減少占用的硬件資源。 本文主要工作如下： 1.分析電子偵察中的信號(hào)處理技術(shù)，結(jié)合高速數(shù)字信號(hào)處理的特點(diǎn)，完成了高速數(shù)字信號(hào)處理硬件板的方案設(shè)計(jì)。 2.完成了高速數(shù)字信號(hào)處理硬件板的各部分電路設(shè)計(jì)。這其中包括混合耦合模型下的并行DSP處理器主體及外圍電路設(shè)計(jì)方案，F(xiàn)PGA的高速數(shù)字接口模塊設(shè)計(jì)，高速AD接口設(shè)計(jì)，DSP的底層程序設(shè)計(jì)，USB接口、固