S波段低雜散高速跳頻頻綜的設(shè)計(jì).pdf

1、本文介紹了一種寬頻帶、低雜散、高速跳頻的S波段跳頻源。采用單片機(jī)(MCU)控制的“環(huán)外混頻DDS/PLL”的混合頻率合成技術(shù)，通過(guò)優(yōu)化程序算法，采取合理的電磁兼容設(shè)計(jì)，實(shí)現(xiàn)了系統(tǒng)功能和指標(biāo)要求。 首先對(duì)直接數(shù)字頻率合成技術(shù)(DDS)和鎖相頻率合成技術(shù)(PLL)的基本原理、特點(diǎn)及相噪特性作了詳細(xì)的分析。在分析比較了幾種頻率擴(kuò)展技術(shù)的優(yōu)缺點(diǎn)后，本文采用環(huán)外混頻DDS/PLL方案來(lái)完成設(shè)計(jì)。該方案中DDS與PLL是相對(duì)獨(dú)立的兩個(gè)部分，

2、都由單片機(jī)來(lái)控制。兩者的輸出頻率通過(guò)混頻器混頻后，可以把DDS的輸出頻率搬移到比較高的頻段，從而提高了DDS輸出頻率和系統(tǒng)跳頻速度，還增加了輸出帶寬。 然后對(duì)方案進(jìn)行了全面的論證。主要針對(duì)兩個(gè)方面： 1．針對(duì)相位噪聲、雜散、帶寬、跳頻時(shí)間等系統(tǒng)指標(biāo)作了可行性分析。先通過(guò)大量實(shí)驗(yàn)進(jìn)行頻率規(guī)劃，選出頻譜較純凈的一段，將其進(jìn)行四次倍頻后通過(guò)分段濾波來(lái)抑制雜散；本文采用環(huán)外混頻DDS/PLL方式并選用高速高隔離度的微波開(kāi)關(guān)來(lái)實(shí)現(xiàn)

3、快速的系統(tǒng)跳頻。 2．針對(duì)各部分設(shè)計(jì)作了詳細(xì)說(shuō)明。在PLL的設(shè)計(jì)中為了獲得較好的相位噪聲指標(biāo)，采用了兩種不同結(jié)構(gòu)的環(huán)路濾波器來(lái)進(jìn)行設(shè)計(jì)。它們是增設(shè)同相放大器方式和減慢轉(zhuǎn)換速率的反饋方式，對(duì)比兩種方式后文中給出了理論分析和實(shí)驗(yàn)結(jié)果。本文還對(duì)系統(tǒng)中比較關(guān)鍵的幾個(gè)不同頻段的濾波器，采用ADS、HFSS軟件仿真相結(jié)合的方式進(jìn)行仿真和設(shè)計(jì)。 最后介紹了系統(tǒng)的調(diào)試過(guò)程和調(diào)試中應(yīng)該注意的問(wèn)題，并且對(duì)實(shí)驗(yàn)結(jié)果作了詳細(xì)分析。 測(cè)試