OpenRISC1200處理器的研究和驗(yàn)證.pdf

1、本研究以高性能網(wǎng)絡(luò)處理器設(shè)計(jì)為研究背景對RISC處理器的基礎(chǔ)理論和一般構(gòu)架進(jìn)行詳盡的研究。在此基礎(chǔ)上對一種開源處理器OpenRISC1200的設(shè)計(jì)代碼進(jìn)行了研究和驗(yàn)證。 論文首先對網(wǎng)絡(luò)處理器技術(shù)做出了簡單的介紹，并對其內(nèi)部的關(guān)鍵處理單元微引擎處理器的架構(gòu)進(jìn)行了討論。指出了微引擎和普通RISC處理器在架構(gòu)上的異同。接著作者詳細(xì)介紹了RISC處理器設(shè)計(jì)中一些基礎(chǔ)且關(guān)鍵的技術(shù)，對處理器內(nèi)的流水線，冒險處理，存儲體系等都進(jìn)行了學(xué)習(xí)。為了

2、能對RISC處理器設(shè)計(jì)具有更深入直觀的理解，筆者開始對一種開放源代碼的RISC處理器OpenRISC1200進(jìn)行了詳盡的研究，對該處理器的整體架構(gòu)，各個單元模塊，具體的VerilogHDL設(shè)計(jì)代碼等進(jìn)行了研究和學(xué)習(xí)，并對該處理器內(nèi)的關(guān)鍵設(shè)計(jì)單元和處理核進(jìn)行了軟件仿真。最終掌握了該處理器的模塊構(gòu)架和具體設(shè)計(jì)實(shí)現(xiàn)技術(shù)。 接著筆者對該處理器前端設(shè)計(jì)中的功能模塊進(jìn)行了測試，即將該處理器的設(shè)計(jì)代碼進(jìn)行綜合并下載到FPGA硬件電路中運(yùn)行，用

3、以驗(yàn)證該處理器功能的正確性。筆者設(shè)計(jì)了對處理器進(jìn)行驗(yàn)證的系統(tǒng)環(huán)境，將OpenRISC1200處理器和其他驗(yàn)證系統(tǒng)需要的功能單元組合成可調(diào)試觀測的SoC系統(tǒng)，并在開發(fā)宿主機(jī)上安裝了該處理器的軟件開發(fā)環(huán)境。通過軟硬件的聯(lián)合測試驗(yàn)證了該處理器的可行性和正確性。 在論文的結(jié)尾，依照以上對RISC處理器架構(gòu)的學(xué)習(xí)掌握和對網(wǎng)絡(luò)處理器中微引擎架構(gòu)的理解提出了一種面向網(wǎng)絡(luò)處理的RISC專用處理器設(shè)計(jì)方案。該方案從指令集，功能單元和存儲體系等多個