2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩87頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、嵌入式系統(tǒng)的設(shè)計和實現(xiàn)朝著基于芯片,特別是系統(tǒng)級可編程芯片(SoPC,System On a Programmable Chip)的方向發(fā)展?;贔PGA的片上可編程系統(tǒng)技術(shù)逐漸成為嵌入式系統(tǒng)技術(shù)發(fā)展的新方向。 FPGA(Field Programmable Gate Array,現(xiàn)場可編程邏輯門陣列)可重復(fù)修改的特點以及可編程片上系統(tǒng)開發(fā)軟件的不斷跟進,使得在一個芯片內(nèi)進行系統(tǒng)級設(shè)計變得容易。它比一般的嵌入式系統(tǒng)具有更大靈活性

2、,系統(tǒng)硬件和系統(tǒng)軟件都可以根據(jù)用戶的需要來定制和裁減。以IP模塊化的方式,可在較短時間就設(shè)計出復(fù)雜的系統(tǒng)。將RISC處理器IP核以及用戶以HDL語言開發(fā)的邏輯部件可以最終綜合到一片F(xiàn)PGA芯片中,以實現(xiàn)真正的可編程片上系統(tǒng)。 論文深入地調(diào)研了國內(nèi)外SoPC領(lǐng)域的發(fā)展狀況,選擇了嵌入PowerPC405處理器硬核的FPGA Virtex4.片上可編程系統(tǒng),針對MIL-STD-1553B數(shù)據(jù)總線協(xié)議和UART等外設(shè)集成入FPGA的需

3、求,構(gòu)建了滿足設(shè)計需求的SoPC系統(tǒng)。 首先介紹了SoPC的開發(fā)流程以及IP核的設(shè)計方法,再比較與本課題相似的系統(tǒng),分析各自的不同。然后重點闡述系統(tǒng)采用SystemC系統(tǒng)級建模的過程,完成總線數(shù)據(jù)傳輸模擬。其次,詳細描述創(chuàng)建片上IP的層次結(jié)構(gòu)和總線控制器模式(BC)IP核設(shè)計過程,最后介紹IP核集成入FPGA所需的驅(qū)動和中斷設(shè)計。通過以上內(nèi)容,給出SoPC系統(tǒng)的實現(xiàn)方法。 與傳統(tǒng)的嵌入式系統(tǒng)解決方案相比,所采用的嵌入式系

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論