B3G TDD系統(tǒng)中MAC模塊關(guān)鍵硬件研究.pdf

1、在B3G無線通信系統(tǒng)中，各個(gè)子模塊的實(shí)現(xiàn)對硬件平臺提出了更高的要求。對不同的功能模塊需要選擇合適的硬件架構(gòu)。針對B3G系統(tǒng)中MAC處理模塊的設(shè)計(jì)，不僅需要設(shè)計(jì)高性能的處理器單元，還需要設(shè)計(jì)高速數(shù)據(jù)接口單元。這兩個(gè)單元都是高速數(shù)字電路系統(tǒng)，在高速數(shù)字電路系統(tǒng)中，封裝、連接器和互連線不再是暢通和透明的。因此，硬件的設(shè)計(jì)不能采用傳統(tǒng)的低速電路設(shè)計(jì)方法，而是采用一種可預(yù)見性的設(shè)計(jì)方法來保證系統(tǒng)設(shè)計(jì)的成功率。這種方法就是在一些成功經(jīng)驗(yàn)準(zhǔn)則的基礎(chǔ)上

2、運(yùn)用信號完整性分析工具來完成對高速數(shù)字系統(tǒng)的設(shè)計(jì)。 本文一方面描述了B3G TDD系統(tǒng)中MAC處理模塊中關(guān)鍵硬件部分的實(shí)現(xiàn)和設(shè)計(jì)，另一方面在對硬件平臺仿真和實(shí)際系統(tǒng)測試的基礎(chǔ)上，提出了一些改進(jìn)措施。其主要貢獻(xiàn)在以下三個(gè)方面： (1) 對MAC處理模塊硬件中的關(guān)鍵高速信號進(jìn)行了分析，仿真和測試，提出了基于信號完整性分析理論設(shè)計(jì)高性能處理器和高速串行接口硬件的思路和方法。 (2) 在PCI接口的邏輯控制中，靈活利