B3G測(cè)試平臺(tái)的軟硬件開(kāi)發(fā).pdf

1、在B3G項(xiàng)目(國(guó)家“863”FuTURE計(jì)劃)中，電子科技大學(xué)負(fù)責(zé)下行鏈路設(shè)計(jì)，主要是基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)進(jìn)行開(kāi)發(fā)。B3G項(xiàng)目需要開(kāi)發(fā)專(zhuān)用的調(diào)試工具(B3G測(cè)試平臺(tái))將各模塊計(jì)算產(chǎn)生的大量數(shù)據(jù)傳輸?shù)接?jì)算機(jī)上，再通過(guò)仿真鏈路來(lái)驗(yàn)證模塊的設(shè)計(jì)。B3G測(cè)試平臺(tái)還提供了誤碼率測(cè)試的功能。 B3G測(cè)試平臺(tái)的硬件是基于內(nèi)嵌PowerPCTM405硬核的FPGA進(jìn)行開(kāi)發(fā)。在PowerPCTM405的外圍總線上開(kāi)發(fā)了串口控制器、B3

2、G測(cè)試工具、雙倍數(shù)據(jù)流(DDR)內(nèi)存控制器、中斷控制器等外設(shè)；整個(gè)系統(tǒng)還需要時(shí)鐘、輔助邏輯等模塊；為了方便B3G測(cè)試平臺(tái)的調(diào)試，將ChipScopeTM核也嵌入到了平臺(tái)中。 串口控制器實(shí)現(xiàn)了兼容RS232C協(xié)議的串口異步發(fā)送和接收數(shù)據(jù)的功能，它是PowerPCTM405和計(jì)算機(jī)進(jìn)行通信的硬件基礎(chǔ)。 B3G測(cè)試工具基于Aurora協(xié)議實(shí)現(xiàn)了高速數(shù)據(jù)流(傳輸速率為Gbps)的傳輸，數(shù)據(jù)先保存在DDR內(nèi)存中，再通過(guò)串口將數(shù)據(jù)傳

3、送到計(jì)算機(jī)上，以便對(duì)數(shù)據(jù)進(jìn)行分析。通過(guò)這種方式來(lái)驗(yàn)證B3G項(xiàng)目的各個(gè)模塊設(shè)計(jì)。B3G測(cè)試工具還利用了偽隨機(jī)(PN)序列對(duì)整個(gè)系統(tǒng)進(jìn)行誤比特率(BER)的測(cè)試。 時(shí)鐘模塊通過(guò)數(shù)字時(shí)鐘管理器(DCM)為整個(gè)系統(tǒng)提供所需的時(shí)鐘。而輔助邏輯主要是用來(lái)捕獲并鎖定PowerPCTM405的處理器局部總線(PLB)和片上外圍總線(OPB)的錯(cuò)誤，并通過(guò)LED燈進(jìn)行顯示。 B3G測(cè)試平臺(tái)的軟件一部分是嵌入在FPGA內(nèi)部的，還有一部分是在