毫微功耗低漏失CMOS線(xiàn)性穩(wěn)壓器.pdf

1、隨著各種便攜式電子產(chǎn)品的普及和快速發(fā)展，人們對(duì)產(chǎn)品性能和功耗的要求越來(lái)越高，而電池技術(shù)近期內(nèi)不會(huì)出現(xiàn)較大的突破。在全世界陷入能源危機(jī)，倡導(dǎo)綠色能源這個(gè)大背景下，如何提高電源的利用效率、延長(zhǎng)電池的使用壽命正成為電源管理芯片設(shè)計(jì)者所面臨的巨大挑戰(zhàn)。
　　 本論文的設(shè)計(jì)工作來(lái)源于西安電子科技大學(xué)電路設(shè)計(jì)研究所的重點(diǎn)科研項(xiàng)目“深亞微米數(shù)?；旌蠈?zhuān)用集成電路關(guān)鍵理論研究及設(shè)計(jì)實(shí)現(xiàn)”，文中詳細(xì)介紹了毫微功耗低漏失CMOS型線(xiàn)性穩(wěn)壓器芯片XD9

2、527的設(shè)計(jì)過(guò)程，包括芯片指標(biāo)的制定、特性的分析計(jì)算、系統(tǒng)功能的電路設(shè)計(jì)、版圖實(shí)現(xiàn)及仿真驗(yàn)證等。1μA的超低靜態(tài)電流使得芯片靜態(tài)功耗大大降低，加上低壓差設(shè)計(jì)方案，更是極大提高了芯片的整體效率；采用本文獨(dú)創(chuàng)的雙重自適應(yīng)補(bǔ)償技術(shù)，有效的改善了環(huán)路穩(wěn)定性，只需一極小的陶瓷電容就可使輸出在全負(fù)載范圍內(nèi)穩(wěn)定，減小了應(yīng)用電路的面積，降低了應(yīng)用成本；與常用的恒定限流電路不同，采用更為合理的折返式限流保護(hù)電路，使系統(tǒng)在過(guò)載或短路情況下功耗顯著減小。