CMOS全集成LDO線性穩(wěn)壓器的設(shè)計(jì).pdf

1、低壓差線性穩(wěn)壓器(LDO)作為電源管理芯片(PMU)中一個(gè)重要的電路模塊被大量地集成到片上系統(tǒng)(SOC)、數(shù)字芯片、高性能模數(shù)/數(shù)模轉(zhuǎn)換芯片之中。對于數(shù)/?；旌系腟OC中，數(shù)字電路對模擬電路的干擾加大，因此模擬電路與數(shù)字電路需要施加獨(dú)立電源，以減小數(shù)模混合帶來的相互干擾以及動(dòng)態(tài)調(diào)整功耗。進(jìn)而，全集成LDO線性穩(wěn)壓器應(yīng)運(yùn)而生。全集成LDO線性穩(wěn)壓器可以用來為系統(tǒng)中各子模塊單獨(dú)供電，具有抑制電源噪聲，減小干擾，同時(shí)消除鍵合線電感引入的瞬態(tài)脈

2、沖的優(yōu)點(diǎn)，此外還可以減小片外器件和芯片引腳，所以全集成LDO線性穩(wěn)壓器成為片上系統(tǒng)集成電路中不可或缺的模塊。
　　本文采用華潤上華CMOS0.5μm工藝，運(yùn)用Cadence IC5141工具對本文提出的全集成LDO線性降壓穩(wěn)壓器進(jìn)行設(shè)計(jì)，其中子模塊包括:帶隙基準(zhǔn)電壓、基準(zhǔn)電流源、誤差放大器、瞬態(tài)響應(yīng)增強(qiáng)電路、功率管、反饋電阻網(wǎng)絡(luò)等。利用Cadence軟件對整體進(jìn)行仿真，仿真結(jié)果表明全集成LDO的輸入電壓范圍3.2V～6.0V，輸出