E1上無差錯傳輸設(shè)備的同步邏輯設(shè)計(jì).pdf

1、2008年春的一場大雪造成我國南方大面積的通信電路中斷，給國家經(jīng)濟(jì)和人民生活帶來了巨大的影響，也從側(cè)面凸顯了通信系統(tǒng)的可靠性非常重要。本文研究的E1信號的無差錯傳輸系統(tǒng)(EFTS)對某些應(yīng)用場合如金融結(jié)算系統(tǒng)，災(zāi)害預(yù)警系統(tǒng)，重要機(jī)構(gòu)的指揮系統(tǒng)具有重大的意義。
　　 本研究設(shè)計(jì)了一種E1電路上的無差錯傳輸設(shè)備-EFTD的實(shí)現(xiàn)方案，用該設(shè)備組成El無差錯傳輸系統(tǒng)-EFTS。思路是：在發(fā)送端，將待傳輸?shù)腅1信號在本端EFTD內(nèi)被復(fù)制成

2、兩個相同的信號，經(jīng)由不同的路由傳輸?shù)綄Ψ剑诮邮斩薊FTD檢測兩路信號，獲取同步、差錯、故障等方面的消息后做出擇優(yōu)選擇，做到即使當(dāng)其中一路信號出現(xiàn)故障而另一路由傳送正常時(shí)，也可以無差錯地傳輸信號。其中，不同的路由的典型的是通過光纖同步網(wǎng)和同步衛(wèi)星網(wǎng)分別進(jìn)行傳送，通過對同一個信號加入足夠的傳輸冗余來保證傳輸?shù)目捎眯?，進(jìn)而再確保傳輸?shù)目煽啃?。本研究分為硬件及軟件兩部分，其中PCB板的設(shè)計(jì)和EFTD軟件設(shè)計(jì)分別由我兩個同學(xué)完成，本文的工作是基

3、于FPGA的同步狀態(tài)機(jī)邏輯電路設(shè)計(jì)，實(shí)現(xiàn)的主要功能是對兩路來自不同傳輸網(wǎng)的有時(shí)延差的碼流進(jìn)行同步捕捉，實(shí)現(xiàn)相位對齊及按照選擇性要求輸出。本文的結(jié)構(gòu)如下：首先概述EFTD總體的實(shí)現(xiàn)方案，然后簡單介紹E1信號標(biāo)準(zhǔn)和相關(guān)芯片，接著介紹與同步狀態(tài)機(jī)邏輯密切相關(guān)的控制策略和同步邏輯電路與控制器接口，包括擇優(yōu)選擇的策略和設(shè)備內(nèi)存地址分配，第五，第六章是本文重點(diǎn)，著重闡述同步狀態(tài)機(jī)內(nèi)部硬件邏輯電路設(shè)計(jì)，包括串并轉(zhuǎn)換電路，逐比特比較電路，快搜索控制電路