e1通信芯片的fpga設計

1、 P 薈 & D接收數(shù)據(jù) 的同步檢測。通常將恢復出來的時鐘對數(shù)據(jù)經(jīng)行二次 采樣整形 ， 達到最可靠的數(shù)據(jù)恢復。2 ． 2C R C 4 設 計 E 1 復幀中的 T S O有 2 組 C R C 4( C 1 ～ C 4 )校驗位 ，C R C 4 采 用的多項式是 G( x )= x+ x + 1 ， 在發(fā)送 C R C 4的計算 中的關鍵 是 在計算上一個子復幀 C R C 4時 ， 將 C R C 4的位置當作 0 處

2、理 ，然 后將計算的上一個子 復幀的 C R C 4放到 當前子復 幀的 C R C 4位 置 上 。發(fā)送 C R C 4的設計實現(xiàn)框圖如圖 3 所示。一』‘ Q圖 3發(fā)送 C R C 4 實現(xiàn)框圖2 ． 3s A比特數(shù)據(jù)處理 S a 4～ S a 8比特 數(shù)據(jù) 有兩種方式的應用 ， 一種是寄存器方 式的應用 ，另一種是數(shù)據(jù)透傳方式 的應用。在寄存器方式中最 快可以在 2m s內更新 5 個 8 b i t的數(shù)據(jù) 寄存器 ， 這些寄存器

3、可 以設備間的讀 寫控制或信令 的傳遞 。當每次有數(shù)據(jù)更新或可 以寫入時有相應 的指示信號輸 出。當采用數(shù)據(jù)透傳 的方式時可 以有 4 k 、8 k 、1 2 k 、1 6 k 、2 0 k b i t ／ s這 5 種數(shù)據(jù)速率的選擇 ， 該通 道可以作為低 速數(shù)據(jù)通道使用。在兩種方式都不使用時 ， 發(fā)送 部分將發(fā)送全 1 ， 接收部分將忽略該比特位。2 ． 4E 1 接收同步設計 E l 的幀同步有 2 種 ， 一種時基本幀同步 ，

4、另一種是復幀同步。復幀同步是在基本幀 同步的狀態(tài)下才會被檢測。基本幀同步 的條件之一是偶數(shù) 幀 T S 0出現(xiàn)幀同步碼 ： b i t 2 — 8 = 0 0 1 1 0 1 1 ， 奇數(shù) 幀 T S O出現(xiàn)同步確認碼 ： b i t 2 = l 。復幀同步的同步碼是 0 0 1 0 1 I ，它是由在奇數(shù)幀的 T S O時隙的 b i t l 組成的。本設計中幀同步的檢測采用狀態(tài)機實現(xiàn) ， 總有 4 種幀狀態(tài) ：幀失步 ( L O F

5、 — S Y N C ) 、幀準 預同步 ( P R E — S Y N C ) 、幀同步 ( F R M _S Y N C ) 、幀 預失 步 ( P R EL O F ) ?！?- - 一 開 1 次 同步碼+ 確認碼 圖 4 幀同步轉移圖2 ． 5T S 1 6時隙處理 當 T S 1 6 做 隨路 信令時采用 的是表 3幀格 式 ，即第 0幀是 C A S的幀頭 ， 第 i 到第 1 5 幀是隨路信令。在發(fā)送模塊 中會將第 0幀

6、的 b i t l - 4固定為 0 0 0 0 作為 C A S的幀頭 b i t 6 作為對告 ， 告 訴對端本端接收的 C A S 信號異常。幀 0的 T S I 6的其他 b i t作預 留固定為 I 。第 1 幀的 T S 1 6被分成 2個 4 b i t ，b i t l 一 4作為 T S I的隨路信令 ，b i t 5 — 8作為 T S 1 7的隨路信令 ， 那么在設計時隨 路信令的速率為 2 k b i t ／ s

7、 。2 ． 6告警管理 E 1 通信 的告警有 A I S ， L O S ， L O F ， C R C — E R R ， M F - L O F 、 R A等告警。R A告警是遠端有收到 A l 位置 的告警 ，當本端接收到除 R A外有 其余告警時 ， 會將發(fā)送幀中的 A l比特位置 1 。對應 的 C A S的 A 2也是做類似的處理。根據(jù) E 1 幀的 8 0 0 0k H z 幀頻計算 ， 產(chǎn)生一個告警到告警消 失只需要

8、1m s 左右的時間 ， 如 C R C — E R R 等。告警的上報通常采 用 2 種 方 式 ：中斷 主 動上 報 方 式和 被動 查 詢 方 式 。中 斷主 動 上 報告警的方式實時性好 ， 但容易打斷網(wǎng)管系統(tǒng) ； 被動查詢告警 的方式實時性差 ， 但對網(wǎng)管系統(tǒng)沖擊小。本設計采用的是被動 查詢 告警 的方 式 。 由于 1m s 這 么短 的 時間 人眼 是 無法 捕捉 的 ，通常將產(chǎn)生的告警狀態(tài)延長持續(xù)一段時間 0 ． 2S

9、作為當前告警 狀態(tài) ， 然后將延長 的這段時間做告警計數(shù)或性能統(tǒng)計 ， 將這些 告警狀態(tài)和歷史統(tǒng)計提供給控制模塊 ， 最終轉交給網(wǎng)管接 口 ，只要 網(wǎng)管 0 ． 2S內刷新 告警狀態(tài)就可以做到準實時 ， 如果做不 到 0 ． 2S內刷新也可以通過查詢歷史告警的方式查詢到前一次 查詢到本次查詢這段時間內的告警。2 ． 7控制接 口設計 控制接 口主要是提供上級 網(wǎng)管系統(tǒng)和芯片 內部參數(shù)設置與 查詢、告警查詢之間的橋梁。參數(shù)設置 包含 E

10、1 基 本幀和復 幀的選擇、C R C 4 校 驗選擇、C A S復 幀選 擇 、s A比特 處理 方 式選 擇 、發(fā) 送 接 口時鐘 選 擇 、 數(shù) 據(jù)通 道時 隙選 擇等 。告警查詢包含當前告警、歷史告警和告警性能統(tǒng)計。2 ． 8測試接口設計 測試接 口設計包含環(huán)回接 口設計和 內置誤碼儀設計。提供 3 種 環(huán) 回方 式 ，H D B 3 解 碼 前 雙 向環(huán) 回、H D B 3 解 碼 后 雙 向 環(huán) 回 、E l 幀解幀后雙向環(huán)

11、 回。雙 向環(huán)回是指對外線路側環(huán) 回 ， 對 內數(shù) 據(jù) 側環(huán) 回 。內置誤碼儀采用 國際通用 的P R B S 1 5碼型設計 ，多項式為 G( x )= x+ x+ 1 ，內置誤碼儀放在 E 1 成幀的輸入端與有效數(shù)據(jù)進 行二選一送入到發(fā)送鏈路中。參數(shù)的選擇與正常數(shù)據(jù)一樣。3E 1 通信系統(tǒng)應用與測試 本設計使用模塊化封裝后在兩個項 目中得到了驗證 ， 所有 測試項功能和技術指標都滿足要求。第一個項 目是通信傳輸項 目 ， 設計采用

12、1 6個 E 1的方式做數(shù)據(jù)的時隙交叉連接 。測試誤 碼性能是采用 串接 1 6路 E 1 通道時鐘拉偏 ±5 0 p p m 測試 2 4小時 沒有 出現(xiàn)誤碼現(xiàn)象 ， 測試通過都 同測試模板和滿足 G ． 7 0 3的碼 型要 求 。第二 個項 目是基 站 的 E l 接 口通 信 ， 該 項 目主 要驗 證 了在外部強干擾下 E 1 通信 的穩(wěn)定性 ， 經(jīng)過實際的業(yè)務測試 ，E 1通信接口是穩(wěn)定可靠的。4 結 束語 E 1

13、 通 信 芯 片 的 F P G A實 現(xiàn) 是 順應 通 信 技 術 的 發(fā) 展 和 市場 的 需求而發(fā)展起來的。本文的設計通過市場的檢驗滿足 了當前對 通信設備的高質量、 低成本、 可定制、 高集成及在線升級的需求。參考文獻 [ 1 】 I T U — TG ． 7 0 3P h y s i c a I ／ e l e c t r i c a 1c h a r a c t e r iS t i c so fh i e r a r c

14、hi c a 1d i g i t a 1i n t e r f a c e s ．[ 2 】 I T U — TG ． 7 0 4S y n c h r o n o u sf r a m eS t r U C t u r e su s e da t1 5 4 4 ， 6 3 1 2 ， 2 0 4 8 ， 8 4 4 8a n d4 4 7 3 6k b i t ／ Sh i e r a r c h i c a l l e v e l