面向特定應(yīng)用的MPSoC設(shè)計(jì)流程平臺(tái)研究.pdf

1、隨著嵌入式應(yīng)用的快速發(fā)展，多處理器系統(tǒng)芯片（MPSoC）設(shè)計(jì)日趨復(fù)雜。如何高效可靠的設(shè)計(jì)多處理器系統(tǒng)芯片逐漸成為集成電路設(shè)計(jì)的一個(gè)巨大挑戰(zhàn)。本文研究工作從MPSoC設(shè)計(jì)出發(fā)，對(duì)其相關(guān)技術(shù)研究領(lǐng)域進(jìn)行探索，提出構(gòu)建了一套面向特定應(yīng)用的、從應(yīng)用到物理實(shí)現(xiàn)完整的MPSoC設(shè)計(jì)流程平臺(tái)，并通過音視頻編解碼應(yīng)用對(duì)其予以驗(yàn)證。本文MPSoC設(shè)計(jì)流程平臺(tái)研究工作主要分成以下四個(gè)方面逐步展開： （一）CKSoC平臺(tái)及其粗粒度系統(tǒng)芯片集成開發(fā)設(shè)計(jì)

2、流程。 本文首先研究并構(gòu)建了以CKCore處理器為核心的CKSoC平臺(tái)及其粗粒度任務(wù)劃分設(shè)計(jì)流程。CKSoC平臺(tái)是一個(gè)基于CKCore和AMBA總線的底層硬件設(shè)計(jì)集成開發(fā)平臺(tái)，它有效利用SPIRIT標(biāo)準(zhǔn)搭建IP庫(kù)，使得平臺(tái)不僅兼容各方IP，而且支持其它SoC EDA開發(fā)工具，促使平臺(tái)數(shù)據(jù)交換更為標(biāo)準(zhǔn)通用化。該流程平臺(tái)可以對(duì)特定應(yīng)用進(jìn)行粗略的人工任務(wù)劃分，通過配置可重用的CKSoC平臺(tái)快速生成相應(yīng)硬件平臺(tái)，在底層FPGA原型上完成

3、軟硬件協(xié)同仿真。通過H．264幀內(nèi)編碼器和OGG解碼播放器兩個(gè)應(yīng)用深入介紹了該系統(tǒng)芯片設(shè)計(jì)開發(fā)流程平臺(tái)應(yīng)用實(shí)現(xiàn)，從軟硬件劃分和異構(gòu)雙核SoC設(shè)計(jì)兩個(gè)方面驗(yàn)證了該流程平臺(tái)的實(shí)用性和有效性。 （二）基于Simulink的MPSoC系統(tǒng)級(jí)設(shè)計(jì)流程。 為滿足面向細(xì)粒度、高復(fù)雜度和高性能的MPSoC設(shè)計(jì)需求，我們?cè)贑KSoC平臺(tái)基礎(chǔ)上，擴(kuò)充提出并構(gòu)建了基于Simulink的MPSoC系統(tǒng)級(jí)設(shè)計(jì)流程平臺(tái)。該流程采用Simulink對(duì)

4、應(yīng)用的軟件算法和硬件體系結(jié)構(gòu)進(jìn)行混和建模，并通過三個(gè)高抽象層對(duì)軟硬件進(jìn)行不斷細(xì)化和性能評(píng)估，引導(dǎo)任務(wù)劃分和軟硬件映射，實(shí)現(xiàn)軟硬件體系結(jié)構(gòu)探索。在從Simulink模型到RTL實(shí)現(xiàn)的細(xì)化過程中，流程提出并采用了四個(gè)算法和體系架構(gòu)混和模型（CAAM）：Simulink CAAM、虛擬體系架構(gòu)CAAM、傳輸精確體系架構(gòu)CAAM和虛擬原型CAAM。 （三）基于Simulink的MPSoC系統(tǒng)級(jí)設(shè)計(jì)平臺(tái)及其多處理器模型。 基于該流

5、程的軟硬件平臺(tái)通過兼容ARM、XTENSA和CKCore等多種處理器以及GFIFO、HWFIFO和DMS等通信架構(gòu)，有效提高流程平臺(tái)的靈活可配性，并確保MPSoC體系結(jié)構(gòu)設(shè)計(jì)空間的可擴(kuò)展性。該設(shè)計(jì)平臺(tái)還包含了一些面向存儲(chǔ)和通信優(yōu)化的技術(shù)：通過細(xì)化探索處理器間通信架構(gòu)和優(yōu)化多線程通信通道來提高系統(tǒng)通信效率和減少通信負(fù)載；通過對(duì)多線程軟件的調(diào)度優(yōu)化和硬件存儲(chǔ)架構(gòu)的配置優(yōu)化來提高存儲(chǔ)器效率和減少存儲(chǔ)器面積功耗；通過系統(tǒng)有效的性能分析來實(shí)現(xiàn)準(zhǔn)確

6、的性能評(píng)估，從而為體系結(jié)構(gòu)探索提供支持。在基于Simulink的MPSoC設(shè)計(jì)流程平臺(tái)基礎(chǔ)上，本文還提出了一種多處理器軟硬件原型，將MPSoC的處理器及其通信統(tǒng)一建模于一個(gè)多層次的軟硬件原型中。多處理器原型作為可重用的處理器架構(gòu)原型，具備靈活可配的軟硬件架構(gòu)和接口，可根據(jù)應(yīng)用的需求和軟硬件協(xié)同仿真結(jié)果，相應(yīng)調(diào)節(jié)多處理器原型的軟硬件架構(gòu)，從而實(shí)現(xiàn)系統(tǒng)最佳性能。 （四）通過視頻解碼應(yīng)用來驗(yàn)證本文MPSoC系統(tǒng)級(jí)設(shè)計(jì)流程平臺(tái)。

7、 面向Motion—JPEG的MPSoC設(shè)計(jì)實(shí)驗(yàn)驗(yàn)證了基于Simulink的MPSoC設(shè)計(jì)流程多層建模和逐步細(xì)化功能的可行性，并通過多種不同的處理器和互連通信機(jī)制來進(jìn)一步驗(yàn)證該流程平臺(tái)的通用、靈活和高效性。面向H．264基本檔次解碼應(yīng)用的MPSoC設(shè)計(jì)實(shí)驗(yàn)通過從粗粒度到細(xì)粒度的不同任務(wù)劃分策略，基于多處理器模型逐步優(yōu)化MPSOC系統(tǒng)性能；通過多線程代碼優(yōu)化，進(jìn)一步驗(yàn)證了流程平臺(tái)中多線程代碼優(yōu)化技術(shù)的有效性；通過基于FPGA和SMIC工藝