基于DSPs的媒體處理系統(tǒng)芯片設計研究.pdf

1、媒體處理系統(tǒng)芯片結構根據(jù)其實現(xiàn)方式的不同，可分為兩種結構：專用集成電路媒體處理系統(tǒng)芯片和可編程媒體處理系統(tǒng)芯片。近年來，隨著半導體技術和微處理器技術以及媒體處理算法(如音頻、視頻)不斷地在發(fā)展，業(yè)界更傾向于采用基于DSP的媒體處理系統(tǒng)芯片結構，基于DSPs(集成多個DSP)的媒體處理系統(tǒng)芯片設計也成為了VLSI領域的研究熱點。本文主要研究了基于DSPs的媒體系統(tǒng)芯片設計中幾個關鍵問題：DSP結構、微結構設計，媒體系統(tǒng)芯片結構、任務調(diào)度策

2、略設計。 在過去的幾年，浙江大學信息與電子工程學系SOCR&D小組研發(fā)了具有自主知識產(chǎn)權RISC/DSP結構MD32系列處理器的第一個成員：MediaDSP3201。 事實上，DSP結構一直是在應用算法的驅(qū)動下發(fā)展的。在本文中，為進一步提高MediaDSP3201的媒體處理性能，根據(jù)媒體處理的算法特點，展開了MediaDSP3202的設計研究。MediaDSP3202繼承了MediaDSP3201的RISC/DSP混合體

3、系結構及其指令集，并擴展了支持128比特SIMD操作的EMS指令集和支持比特操作的VLD解碼并行指令以及有利于提高IDCT/MC算法實現(xiàn)性能的部分專用SIMD指令。 在DSP微結構設計方面，本文根據(jù)MD32系列處理器的流水級特點，給出了一種分布式數(shù)據(jù)旁路機制設計策略，有效避免了處理器在執(zhí)行過程中不必要的流水級停頓，并通過“數(shù)據(jù)轉(zhuǎn)發(fā)鏈模型”實現(xiàn)。此策略在考慮轉(zhuǎn)發(fā)效率的同時，通過電路優(yōu)化避免轉(zhuǎn)發(fā)電路對流水級時延的影響，以提高處理器整

4、體性能。 通過對兩種體系結構的比較，我們自主研發(fā)了基于雙處理器的可編程媒體處理系統(tǒng)芯片的硬件結構，并完成了兼容MPEG的數(shù)字音視頻解碼系統(tǒng)芯片MediaSOC3221A的設計。 對一個基于DSPs的媒體處理系統(tǒng)芯片而言，除了需要DSP核的相關優(yōu)化設計以外，系統(tǒng)結構、任務分配和調(diào)度等設計問題同樣非常關鍵?；贒SPs的媒體系統(tǒng)芯片任務調(diào)度包括兩類：處理器任務調(diào)度和總線任務調(diào)度，而處理器任務調(diào)度又分為全局任務調(diào)度和局部任務調(diào)

5、度，本文對媒體系統(tǒng)芯片的任務調(diào)度問題展開了研究。 以MediaSOC3221A為例，通過對數(shù)據(jù)輸入流模型的分析，進行了系統(tǒng)軟硬件任務的劃分，采用了一種靜態(tài)的處理器全局任務調(diào)度方法：主控微處理器RISC32完成系統(tǒng)層解碼、音頻解碼、系統(tǒng)控制等任務；媒體處理器MediaDSP3201則完成視頻解碼相關的任務，并對兩個處理器的局部任務調(diào)度做了進一步的優(yōu)化設計?？紤]媒體系統(tǒng)芯片的周期性和非周期總線調(diào)度任務特性，本文給出了一種基于動態(tài)優(yōu)先