無(wú)線EIT系統(tǒng)設(shè)計(jì)及圖像融合技術(shù)研究.pdf

1、電阻抗斷層成像技術(shù)(EIT:ElectricalImpedanceTomography)是當(dāng)今生物醫(yī)學(xué)工程學(xué)重大研究課題之一。它是繼形態(tài)、結(jié)構(gòu)成像之后，于近30年才出現(xiàn)的新一代醫(yī)學(xué)成像技術(shù)。由于電阻抗斷層成像技術(shù)不使用核素或射線，對(duì)人體無(wú)傷害、且可以多次測(cè)量，重復(fù)使用，成像速度快，具有功能成像等特點(diǎn)，加之成本低廉，不要求特殊的工作環(huán)境等，其作為一種理想的并且有著誘人應(yīng)用前景的無(wú)損傷醫(yī)學(xué)成像技術(shù)，迅速成為研究熱點(diǎn)。
　　本文研究工作

2、主要包括兩部分:基于FPGA的數(shù)字化EIT硬件系統(tǒng)設(shè)計(jì)與改進(jìn)以及EIT/CT圖像融合技術(shù)研究。
　　一、基于FPGA的EIT硬件系統(tǒng)設(shè)計(jì)包括:
　　1.以Spartan3E系列XC3S500E-4PQ208型號(hào)的FPGA為核心，嵌入8位微處理器PicoBlaze實(shí)現(xiàn)恒流激勵(lì)源、模擬開(kāi)關(guān)通道切換、無(wú)線通信等邏輯控制功能。為了提高系統(tǒng)抗干擾性，采用AltiumDesigner軟件重新繪制、調(diào)試了4層PCB板。
　　2.采用

3、VHDL語(yǔ)言完成了FPGA的硬件開(kāi)發(fā)，采用Delphi軟件開(kāi)發(fā)了上位PC機(jī)界面，實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)并繪制曲線。
　　3.在標(biāo)定板以及直徑為20cm的物理實(shí)驗(yàn)水槽上進(jìn)行了實(shí)驗(yàn)，對(duì)整個(gè)系統(tǒng)進(jìn)行性能測(cè)試，取得了較好的結(jié)果，實(shí)驗(yàn)結(jié)果表明該系統(tǒng)能夠?qū)崿F(xiàn)電阻抗數(shù)據(jù)采集功能。
　　4.針對(duì)系統(tǒng)存在的問(wèn)題，從電極、制板、調(diào)試方法等角度，提出了一些后續(xù)的改進(jìn)方案。
　　二、EIT/CT圖像融合技術(shù)的研究?jī)?nèi)容包括:
　　1.用不同算