基于usb2.0收發(fā)器時鐘系統(tǒng)的高速鎖相環(huán)設(shè)計

1、國內(nèi)圖書分類號：TN47學(xué)校代碼：10213國際圖書分類號：621.3.049密級：公開碩士學(xué)位論文碩士學(xué)位論文（工程碩士）（工程碩士）基于USB2.0收發(fā)器時鐘系統(tǒng)的高速鎖相環(huán)設(shè)計碩士研究生：崔迪導(dǎo)師：譚曉昀教授申請學(xué)位：工程碩士工程領(lǐng)域：集成電路工程所在單位：國際商業(yè)機(jī)器(中國)有限公司答辯日期：2009年12月授予學(xué)位單位：哈爾濱工業(yè)大學(xué)哈爾濱工業(yè)大學(xué)工程碩士學(xué)位論文I摘要本文設(shè)計的鎖相環(huán)路是基于相位控制技術(shù)的時鐘恢復(fù)系統(tǒng)。目的是

2、采用鎖相環(huán)（PLL）和延遲鎖相環(huán)（DLL）實現(xiàn)USB2.0收發(fā)器宏單元（UTM）的時鐘恢復(fù)模塊。其中PLL環(huán)路構(gòu)成的時鐘發(fā)生器將外部晶振的12MHz正弦信號生成本地需要的480MHz時鐘信號，DLL依據(jù)本地時鐘信號對外部數(shù)據(jù)信號進(jìn)行時鐘恢復(fù)。文中簡單介紹了鎖相技術(shù)的歷史、發(fā)展及現(xiàn)狀等，并對鎖相環(huán)的原理和各種特性進(jìn)行了詳細(xì)的介紹，主要包括鎖相環(huán)基本結(jié)構(gòu)、時域和頻域特性、電荷泵鎖相環(huán)、鎖相環(huán)噪聲及頻率合成等方面。在此基礎(chǔ)上介紹了USB2.0

3、(通用串行總線)收發(fā)器時鐘系統(tǒng)中的鎖相環(huán)路部分的具體設(shè)計過程及設(shè)計結(jié)果。本文設(shè)計的PLL環(huán)路有低功耗、低噪聲的特點。環(huán)路中的壓控振蕩器從結(jié)構(gòu)上考慮其抗噪能力，設(shè)計結(jié)果表明在偏離中心頻率1MHz處相位噪聲為120dBcHz，電源電壓有100MHz0.1V噪聲時仍然達(dá)到100dBcHz。本文設(shè)計的用于時鐘恢復(fù)的DLL環(huán)路具有鎖定速度快，帶寬可調(diào)節(jié)的特點。設(shè)計采用2.5V，0.25μmFirstSiliconCMOS工藝來實現(xiàn)，完成了電路圖的