時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf

1、隨著集成電路工藝向著深亞微米方向的不斷發(fā)展，微處理器芯片的速度越來(lái)越高，片外時(shí)鐘已無(wú)法滿足幾百兆赫茲的要求，因此必須設(shè)計(jì)片內(nèi)高頻時(shí)鐘發(fā)生器。鎖相環(huán)時(shí)鐘發(fā)生器以其低造價(jià)、高性能、易于集成的優(yōu)點(diǎn)成為工業(yè)上設(shè)計(jì)的主流。此外鎖相環(huán)電路的設(shè)計(jì)過(guò)程，涉及到信號(hào)與系統(tǒng)、集成電子學(xué)、版圖、半導(dǎo)體工藝等方面，難度比較大。因此，對(duì)鎖相環(huán)進(jìn)行較深入的研究，掌握其設(shè)計(jì)和分析方法，完善IP庫(kù)，為系統(tǒng)設(shè)計(jì)提供單元模塊，是非常必要的。 本論文的主要工作是設(shè)計(jì)

2、仿真微處理器芯片時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路，電路結(jié)構(gòu)采用當(dāng)前的主流結(jié)構(gòu)-數(shù)模混合結(jié)構(gòu)的三階電荷泵鎖相環(huán)。鑒頻鑒相器電路采用了一種由九個(gè)與非門(mén)電路組成的經(jīng)典電路結(jié)構(gòu)，并設(shè)置了適當(dāng)?shù)膹?fù)位延時(shí),完全消除了鑒頻鑒相器的鑒相死區(qū)。電荷泵的電路結(jié)構(gòu)也在傳統(tǒng)的結(jié)構(gòu)上作了一定的改進(jìn)，該設(shè)計(jì)可以有效的減小開(kāi)關(guān)開(kāi)閉時(shí)的電荷共享效應(yīng)。壓控振蕩器采用改進(jìn)的環(huán)型差分結(jié)構(gòu)，壓控電阻部分是由NMOS管組成的，這使得該壓控振蕩器具有較好的抗電源噪聲能力。環(huán)路濾波器選用