外文翻譯--基于dsp的實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)平臺（譯文）

1、<p><b>　　中文2170字</b></p><p>　　出處：Gemignani V, Faita F, Giannoni M, et al. A DSP-based platform for rapid prototyping of real time image processing systems[C]//Image and Signal Processing and

2、 Analysis, 2003. ISPA 2003. Proceedings of the 3rd International Symposium on. IEEE, 2003, 2: 936-939.</p><p>　　基于DSP的實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)平臺</p><p>　　摘要：本文提出了一種嵌入式實(shí)時(shí)圖像處理算法的設(shè)計(jì)平臺。 The platform is based on

3、the Texas Instruments' TMS320C6415, a new digital signal processor designed for high performance applications.該平臺基于德州儀器的TMS320C6415，將數(shù)字信號處理器設(shè)計(jì)用于高性能應(yīng)用。 Any analog video source, such as a camcorder or a VCR, can be use

4、d as an input signal.可以使用任何模擬視頻源，例如攝像機(jī)或VCR，作為一個(gè)輸入信號。 The images are captured, processed in real time and then displayed in a window of a graphical user interface.圖像捕獲，實(shí)時(shí)處理，并顯示在圖像化界面中；Both a mouse and a keyboard are avail

5、able to int</p><p><b>　　1．背景</b></p><p>　　對圖像進(jìn)行實(shí)時(shí)處理一直是一個(gè)有難度的任務(wù)。在處理已經(jīng)存儲好的圖像信息時(shí)，往往采用強(qiáng)大的軟件工具，使圖像處理變得容易開發(fā)。算法的實(shí)現(xiàn)需要高層次編程語言和完善的圖形化界面。此外，像這樣的系統(tǒng)一直維持和舊系統(tǒng)的兼容性，并新的平臺上能得到更快的應(yīng)用。但是這種基于工作站的系統(tǒng)不適合實(shí)時(shí)圖像

6、處理系統(tǒng)[1]。</p><p>　　在最近幾年，面向圖像處理實(shí)時(shí)性的要求，相繼推出了幾款硬件開發(fā)平臺。在本文中簡單介紹了這幾款系統(tǒng)的設(shè)計(jì)要求，框架以及硬件電路[2]?？傮w上，這些方案在性能方面都很不錯(cuò)，但是有兩個(gè)缺點(diǎn)：(i)硬件電路設(shè)計(jì)缺少靈活性，僅僅只是針對幾種特殊的接口。(ii)系統(tǒng)設(shè)計(jì)成本高，市場研發(fā)周期長，難以大規(guī)模生存。更低成本，更靈活的設(shè)計(jì)方案需要借助于可編程器件，主要是DSP和FPGA。這些可編程

7、器件的性價(jià)比不斷增加，成為硬件電路設(shè)計(jì)首選的趨勢。而且由這些可編程器件形成的平臺適應(yīng)性強(qiáng)，算法移植簡單。</p><p>　　一個(gè)可編程軟件平臺，硬件設(shè)計(jì)是必要的，算法實(shí)現(xiàn)也是必須的，但這也是十分具有挑戰(zhàn)的?；诳删幊踢壿嬈骷南到y(tǒng)的設(shè)計(jì)，必須具備VHDL編程能力。在系統(tǒng)中，必須基于微處理器，如DSP，在處理器中任務(wù)的調(diào)度實(shí)現(xiàn)更加簡單。編譯器讓工程師編程變得方便靈活。但是對于這種基于DSP和FPGA的嵌入式系統(tǒng)缺

8、乏圖形化界面，讓系統(tǒng)設(shè)計(jì)不是很直觀。</p><p>　　該嵌入式系統(tǒng)克服克服上述提出的缺點(diǎn)。讓系統(tǒng)更具靈活性，產(chǎn)品研發(fā)周期縮短，成本降低。此系統(tǒng)具有各自“獨(dú)立”的模塊，能夠?qū)崟r(shí)捕獲，實(shí)時(shí)處理和回放視頻信號。數(shù)據(jù)采集通過VCR、CCD等。數(shù)據(jù)處理分析采用TI的dsp。數(shù)據(jù)實(shí)時(shí)存儲回放采用FPGA。另外系統(tǒng)還增設(shè)了人機(jī)接口，按鍵和顯示界面。人性化的設(shè)計(jì)平臺有利于圖像實(shí)時(shí)采集處理。</p><p&

9、gt;<b>　　2．硬件設(shè)計(jì)架構(gòu)</b></p><p>　　主板的架構(gòu)主要包括六大部分：DSP、存儲器、視頻輸入口、視頻輸出口、模擬I/O、外圍設(shè)備。DSP是主板的核心，主要負(fù)責(zé)數(shù)據(jù)流的走向，數(shù)據(jù)的處理，在這里采用的TI的TMS320C6415[6]，該處理器是32-bit，主頻600M，具有并行的乘累加單元，處理能力很強(qiáng)，3條數(shù)據(jù)總線（1條PCI總線，1條64位和一條16位存儲總線），

10、擁有3個(gè)多通道緩沖串口，還具有DMA.存儲器模塊包括3各部分：512K flash空間，4M SRAM，512M SDRAM。攝像頭輸入包含攝像頭模擬信號輸入，F(xiàn)PGA，F(xiàn)IFO及其數(shù)據(jù)通道。攝像頭輸出包括圖形顯示。模擬I/O也是多功能A/D、D/A轉(zhuǎn)換口。多通道緩沖串口使得系統(tǒng)可以和外部設(shè)備進(jìn)行通信，例如USB全速接口，RS232，JTAG等。</p><p><b>　　圖一：系統(tǒng)硬件框圖</

11、b></p><p><b>　　3．軟件開發(fā)環(huán)境</b></p><p>　　該視頻算法處理軟件平臺的開發(fā)主要在TI 自帶的CCS開發(fā)環(huán)境上。該環(huán)境建立在可裁剪的實(shí)時(shí)系統(tǒng)DSP/BIOS上，該系統(tǒng)采用固定優(yōu)先級搶先式調(diào)度。用戶通過配置任務(wù)調(diào)度的優(yōu)先級，以及中斷到來的優(yōu)先級組建一個(gè)實(shí)時(shí)系統(tǒng)。主要由三部分組成：多線程實(shí)時(shí)內(nèi)核；實(shí)時(shí)分析工具；芯片支持庫。操作系統(tǒng)維護(hù)

12、調(diào)度多線程的運(yùn)行，只需將定制的數(shù)字信號算法作為一個(gè)線程嵌入系統(tǒng)即可；芯片支持庫幫助管理外設(shè)資源，復(fù)雜的外設(shè)寄存器初始化可以利用直接圖形工具配置；實(shí)時(shí)分析工具可以幫助分析算法實(shí)時(shí)運(yùn)行情況。</p><p><b>　　圖二：軟件開發(fā)環(huán)境</b></p><p>　　該軟件系統(tǒng)包括3個(gè)層次：片上系統(tǒng)、驅(qū)動軟件、任務(wù)調(diào)度事件。片上系統(tǒng)包括FPGA軟件的編寫，以及I/O等應(yīng)用

13、。驅(qū)動軟件包括圖像采集模塊的正常，保證在I/O口有正常數(shù)據(jù)輸入。任務(wù)調(diào)度事件主要為實(shí)時(shí)系統(tǒng)任務(wù)優(yōu)先級的配置。這三個(gè)層級的實(shí)現(xiàn)等同于數(shù)據(jù)流的方向。這種方法采用的是基于雙緩沖方案，一個(gè)緩沖區(qū)用于接收當(dāng)前圖像幀或者重要的圖像信息，存儲在FIFO中。另一緩沖區(qū)則是通過DMA裝換，將數(shù)據(jù)從FIFO直接存入DSP RAM中，最終，數(shù)據(jù)通過PCI總線移動到處理器。</p><p><b>　　圖三：視頻數(shù)據(jù)流<

14、/b></p><p>　　總體上，該在軟件環(huán)境中，分為兩個(gè)線程調(diào)度和數(shù)據(jù)流管理。該平臺上可以直接移植圖像處理算法，不再需要處理任何關(guān)于任務(wù)管理，調(diào)度等硬件和實(shí)時(shí)性問題。用戶在此平臺管理，移植算法等處理都是透明的，十分簡便，產(chǎn)品研發(fā)周期也大大降低。</p><p><b>　　圖四：系統(tǒng)實(shí)物框架</b></p><p><b>

15、　　4．結(jié)論</b></p><p>　　該軟件平臺在攝像頭輸入作為信號源下，進(jìn)行了評測（圖4）。一副圖像的像素為512*512，每秒25幀。圖像進(jìn)行相應(yīng)濾波設(shè)計(jì)。最后圖像呈現(xiàn)在Windows可視化界面上。在算法上，我們實(shí)現(xiàn)了兩個(gè)經(jīng)典的邊緣檢測算法，Sobel梯度和羅伯茨梯度。此外，我們將進(jìn)行自動閾值比較操作。在圖形用戶界面中，可以通過鼠標(biāo)，進(jìn)行開始和停止的制定，選擇使用邊緣算和閾值調(diào)整。</p

16、><p>　　處理算法編寫可以運(yùn)用C語言，以全幀速率實(shí)現(xiàn)對整個(gè)圖像的實(shí)時(shí)處理，。然而，實(shí)現(xiàn)更復(fù)雜的算法需要更多的時(shí)間，可以丟棄奇偶場中一場。這種情況下，我們的系統(tǒng)獲得了更多的圖像處理時(shí)間。最終，該算法雖然以一個(gè)較低的幀速率運(yùn)行，但是保證了在實(shí)時(shí)性。</p><p>　　目前，我們集中開發(fā)一個(gè)可定制的圖形用戶界面，現(xiàn)階段，該界面管理開發(fā)很復(fù)雜。我們打算提供相對容易使用地對象，如按鈕，數(shù)字顯示器，

17、并設(shè)計(jì)一個(gè)自定義的用戶界面。此外，我們將會建立一個(gè)嵌入式目標(biāo)庫，能夠管理電路板上的外圍設(shè)備。我們將以方框圖的形式在Matlab / Simulink環(huán)境中開發(fā)算法，并在目標(biāo)板上直接生成優(yōu)化的代碼。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] A.Broggi, "Special purpose architectures for

18、 realtime imaging," Real Time Imaging 2,329-330, (1996).</p><p>　　[2] F. M. Alzahrani, T. Chen "A real-time edge detector: algorithm and VLSI architecture" Real Time Imaging 3, 363-378, (1997)

19、..</p><p>　　[3] Hernandez F.M., Cabrera 1., Castrillon M.,Dominguez A. c., Guerra C., Hernandez D., Isern 1,"DESEO: An Active Vision System for Detection, Tracking and Recognition" International Co

20、nference on Vision Systems (lCVS'99), Las Palmas (Spain), 1999</p><p>　　[4] J. Velten and A. Kummer!, "Implementation of real time object tracking in video images on DSP and FPGA based hardware"

21、; in Proc. Int. Conf. on Signal</p><p>　　Processing Applications and Technology, ICSPAT , Dallas, TX, USA, CD, October 2000</p><p>　　[5] K Benkrid, D Crookes, J Smith, A Benkrid, "High Leve

22、l Programming for FPGA Based Image and Video Processing using Hardware Skeletons" Proc. of IEEE ICASSP'2000, Istanbul, lune2000. VI, pp.3227-323!.</p><p>　　[6] Texas Intruments, TMS320C6000 CPU and