2008年--外文翻譯--基于dsp和fpga圖像采集處理系統(tǒng)平臺(tái)（譯文）

1、<p><b>　　中文2140字</b></p><p>　　基于DSP和FPGA圖像采集處理系統(tǒng)平臺(tái)</p><p>　　摘要：本文提出了一種圖像實(shí)時(shí)采集、處理的嵌入式平臺(tái)。它是基于TI的高性能數(shù)字信號(hào)處理器TMS320C6416T和Altera的FPGA EP3C25F324。數(shù)實(shí)時(shí)字圖像數(shù)據(jù)首先從視頻采集處送入FPGA中，暫時(shí)存放在FPGA中的FIF

2、O中，再通過(guò)DMA緩沖接口進(jìn)入DSP6416 EMIF。然后，圖像數(shù)據(jù)根據(jù)DSP算法進(jìn)行實(shí)時(shí)處理。本系統(tǒng)具備實(shí)時(shí)圖像顯示的LVDS接口和CAN接口，用來(lái)和他設(shè)備進(jìn)行通信。實(shí)驗(yàn)結(jié)果表明該系統(tǒng)是有用的，功能強(qiáng)大。</p><p>　　關(guān)鍵詞：圖像；采集；處理；DSP；FPGA；平臺(tái)</p><p><b>　　1．背景</b></p><p>　　

3、實(shí)時(shí)圖像處理被廣泛應(yīng)用于各個(gè)領(lǐng)域，如表面質(zhì)量檢測(cè)的產(chǎn)品，目標(biāo)跟蹤，機(jī)器人指導(dǎo)，目標(biāo)識(shí)別等。這種系統(tǒng)對(duì)軟件處理能力和硬件穩(wěn)定性十分苛刻，由于算法需要深入，而且程序流程復(fù)雜：圖像數(shù)據(jù)傳輸，圖像增強(qiáng)，圖像分割和組件標(biāo)簽等。所以實(shí)時(shí)成像處理系統(tǒng)的實(shí)施極具挑戰(zhàn)。</p><p>　　近年來(lái)，隨著高性能的DSP（數(shù)字信號(hào)處理器）和FPGA迅速發(fā)展，圖像采集和處理技術(shù)在這方面的應(yīng)用也日新月異。為滿(mǎn)足實(shí)時(shí)圖像處理的要求，現(xiàn)已推出

4、了許多硬件平臺(tái)。一些研究人員在DSP[1]的基礎(chǔ)上開(kāi)發(fā)實(shí)時(shí)圖像處理操作。同時(shí)也有C.Vivas使用單一的DSP做圖像信息處理，同時(shí)執(zhí)行算法，結(jié)果表明，該系統(tǒng)可以完成相應(yīng)功能[2]。如帕特里克·墨菲實(shí)現(xiàn)了一種基于DSP的平臺(tái)上做視頻壓縮[3]。同時(shí)，一些研究人員基于FPGA實(shí)現(xiàn)高性能的實(shí)時(shí)圖像處理 [4,5,6]。</p><p>　　為了達(dá)到更好性能，一些研究人員結(jié)合了DSP和FPGA各自的優(yōu)勢(shì)[7,8

5、,9]。DSP作為執(zhí)行圖像處理算法和FPGA作為邏輯單元。因此，這些系統(tǒng)是非常理想的，因?yàn)镕PGA的應(yīng)用可以減少研發(fā)周期，對(duì)于不同的任務(wù)，系統(tǒng)處理可以非常靈活。</p><p>　　本文提出了一種結(jié)合DSP和FPGA的嵌入式實(shí)時(shí)圖像采集和處理的平臺(tái)。這個(gè)平臺(tái)的優(yōu)點(diǎn)是，使用FPGA中存儲(chǔ)器，降低了成本，并保證了穩(wěn)定的圖像數(shù)據(jù)傳輸。并采用CAN總線(xiàn)接口和LVDS接口被用于圖像數(shù)據(jù)的傳輸，將圖像可以向傳PC傳輸，以便電

6、腦觀(guān)察分析，同時(shí)監(jiān)控降低噪聲的效果。</p><p><b>　　2．硬件體系結(jié)構(gòu)</b></p><p><b>　　圖1 硬件架構(gòu)</b></p><p>　　這個(gè)平臺(tái)的體系結(jié)構(gòu)如圖1所示。DSP6416作為整個(gè)硬件平臺(tái)的“心臟”，它決定了其它模塊，包括數(shù)據(jù)傳輸管理以及執(zhí)行數(shù)據(jù)處理。我們使用的設(shè)備是TI TMS320C

7、6416T，定點(diǎn)型DSP，在圖像處理方面運(yùn)算能力強(qiáng)。CPU是TI基于第二代高性能，先進(jìn)的VelociTITM超長(zhǎng)指令字（VLIW）架構(gòu)開(kāi)發(fā)的，可以進(jìn)行8個(gè)32位指令/周期時(shí)鐘速率在1GHz，即8000每秒百萬(wàn)指令（MIPS）。DSP6416核心處理器有64個(gè)通用寄存器，32位字長(zhǎng)和8個(gè)獨(dú)立的功能單元，兩個(gè)32位乘法器，6個(gè)算術(shù)邏輯單元（ALU）。因此，它可以產(chǎn)生4個(gè)16位乘法累加器（MAC）。除了巨大的處理能力，DSP6416提供了很多

8、資源，有效地管理數(shù)據(jù)傳輸，包括一個(gè)32位PCI總線(xiàn)，64位和16位外部存儲(chǔ)器接口（EMIF），三個(gè)多通道緩沖串行端口（McBSP）。片上增強(qiáng)型直接存儲(chǔ)器存?。‥DMA）控制器是非常有效的傳輸數(shù)據(jù)方式，而無(wú)需損失CPU的性能。</p><p>　　在此平臺(tái)上的存儲(chǔ)器模塊包括一個(gè)4M flash；2個(gè)64M的SDRAM，用來(lái)存儲(chǔ)大量的圖像數(shù)據(jù)，在FPGA中的RAM，用于存儲(chǔ)校準(zhǔn)圖象數(shù)據(jù)時(shí)所需的乘數(shù)因子，F(xiàn)PGA作為傳

9、輸圖像數(shù)據(jù)的緩沖區(qū)的一個(gè)FIFO。FPGA中的flash、RAM、FIFO分別分配為 CEO，CE1，CE3地址空間。</p><p>　　在這個(gè)系統(tǒng)平臺(tái)上，Altera的FPGA EP3C25F324不僅作為邏輯單元，也作為RAM和FIFO用于數(shù)字圖像數(shù)據(jù)進(jìn)行預(yù)處理。EP3C25F324擁有龐大存儲(chǔ)空間（594K），足夠用來(lái)設(shè)計(jì)芯片和RAM上的FIFO（先入先出）；它也提供244嵌入式乘法器模塊。</p&

10、gt;<p>　　DSP6416 DMA和FPGA FIFO之間的接口，設(shè)置為16位寬的異步數(shù)據(jù)接口。當(dāng)上升沿到來(lái)時(shí)，從AFE 12位的圖像數(shù)據(jù)輸入FIFO中，然后將被觸發(fā)的外部中斷1，EDMA將自動(dòng)的圖像數(shù)據(jù)傳送到緩沖器DSP6416。圖2顯示了這個(gè)接口。</p><p>　　控制單元應(yīng)具有高速度，高效率，高性能和高穩(wěn)定行。根據(jù)這一要求，控制器區(qū)域網(wǎng)絡(luò)（CAN）?？梢允褂么卸嘀魍ㄐ艆f(xié)議，該協(xié)議能

11、有效支持分布式實(shí)時(shí)控制，具有非常高的安全級(jí)別，通信速率高達(dá)1 Mbps. CAN總線(xiàn)是在嘈雜和惡劣的環(huán)境，如在汽車(chē)和其他工業(yè)領(lǐng)域，作為可靠的通信[10,11]的應(yīng)用程序的理想選擇。</p><p>　　然而，DSP6416不支持CAN模塊，因此在本系統(tǒng)中，額外添加了DSP2810作為CAN模塊。DSP6416和DSP2810[12]之間用McBSP接口通信。DSP2810的CAN模塊，總線(xiàn)速度高達(dá)1Mbps[13

12、]。</p><p><b>　　3．軟件環(huán)境</b></p><p>　　系統(tǒng)的軟件環(huán)境包括三個(gè)部分：應(yīng)用軟件、驅(qū)動(dòng)程序和圖像處理算法。TI提供DSP CCS開(kāi)發(fā)環(huán)境，支持C語(yǔ)言和匯編語(yǔ)言編寫(xiě)。TI提供的DSP/ BIOS配置，芯片支持庫(kù)（CSL）和圖像處理庫(kù)。CSL提供了一個(gè)應(yīng)用程序編程接口（API），十分方便調(diào)用，兼容C6000設(shè)備和硬件配置和DSP的片上外設(shè)。

13、 CSL是用來(lái)做驅(qū)動(dòng)程序的接口用于圖像處理算法DSP6416，在這個(gè)平臺(tái)采用C語(yǔ)言和匯編語(yǔ)言等編程。這種方式支持新功能，可以迅速通過(guò)簡(jiǎn)單地改變軟件程序來(lái)實(shí)現(xiàn)，維護(hù)，調(diào)試。</p><p>　　對(duì)于FPGA編程，使用Altera公司的Quartus II。硬件模塊“編程”通過(guò)創(chuàng)建VHDL模型和原理圖的設(shè)計(jì)，使得FPGA設(shè)計(jì)更加簡(jiǎn)單有效。</p><p>　　圖2 FPGA FIFO與DSP6

14、416 DMA接口</p><p>　　下面的步驟是系統(tǒng)的工作過(guò)程。主要PC通過(guò)CAN總線(xiàn)向平臺(tái)發(fā)送命令。當(dāng)平臺(tái)接收到命令，并執(zhí)行。圖像捕獲由高性能CCD線(xiàn)陣圖像傳感器完成。然后圖像數(shù)據(jù)通過(guò)AFE模塊，模擬數(shù)據(jù)被轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)后，將其轉(zhuǎn)移到FIFO中。從FIFO中的數(shù)據(jù)自動(dòng)傳送到DSP6416所控制的EDMA。然后對(duì)圖像數(shù)據(jù)進(jìn)行處理，在DSP6416中進(jìn)行實(shí)時(shí)算法。</p><p>　　每

15、一行圖像數(shù)據(jù)被傳輸?shù)紻SP6416，再判斷是否有物體，如果有，則標(biāo)記它們。然后判斷最后一步掃描這些對(duì)象是否與現(xiàn)有的對(duì)象是同一個(gè)，如果是，則將它們合并。最后的步驟是判斷對(duì)象是否都結(jié)束了，如果是這樣，輸出對(duì)象的中心，并判斷出灰度閾值，并輸出。</p><p><b>　　4．結(jié)論</b></p><p>　　在本文中，我們提出了一個(gè)嵌入式圖像采集和處理平臺(tái)。實(shí)驗(yàn)結(jié)果證明，

16、該系統(tǒng)實(shí)時(shí)性高，效率高，運(yùn)行穩(wěn)定。該系統(tǒng)具有靈活的處理結(jié)構(gòu)，因此它是十分適合不同的算法結(jié)構(gòu)中的應(yīng)用程序，如物體表面的識(shí)別和跟蹤等實(shí)時(shí)性要求高的系統(tǒng)。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] S.P.Ierodiaconou, N, Dahnoun, L.-Q. Xu"Implementation and Optimisati

17、on of a Video Object Segmentation Algorithm on an Embedded DSP Platform," Crime and Security. 2006. The Institution of Engineering and Technology Conference, INSPEC Accession Number:9518513, pp. 432-437, 13-14 June

18、2006.</p><p>　　[2] C. Vivas, J. Gomez Ortega and M. Vargas "parallel dsp based implementation of an automated visual quality inspection system,"Emerging Technologies and Factory Automation, 1999. p

19、roceedings.ETFA'99.1997th IEEE International Conference,Digital Object Identifier: 10.1109/ ETFA.1999.815429, pp.743-749 vol.1, Barcelona, Spain,10/18/1999- 10/21/1999.</p><p>　　[3] Patrick Murphy, Vinay

20、 Bharadwaj, Erik Welsh, J.Patrick Frantz "A DSP-Based Platform for Wireless Video Compression," Global Telecommunications Conference, 2002. [4] Manish Kumar Birla "FPGA Based Reconfigurable Platform for Co

21、mplex ImageProcessing," Electro/information Technology,2006 IEEE International Conference, Digital Object Identifier: 10.1109/EIT.2006.252111, pp.204-209, East Lansing, MI, 7-10 May 2006.</p><p>　　[5] M

22、arek Gorgon, Jaromir Przybylo "FPGA based controller for heterogenous image processing system," Digital systems, Design, 2001. proceedings, Euromicro symposium, Digital Object Identifier: 10.1109/DSD.2001.95236

23、6, pp.453-457, Warsaw, Poland, 09/04/2001 - 09/06/2001.</p><p>　　[6] Miguel A. Vega-Rodriguez, Juan M.Sanchez-Perez, Juan A. Gomez-Pulido "Real TimeImage Processing with Reconfigurable Hardware," E

24、lectronics, Circuits and Systems,2001. ICECS 2001. The 8th IEEE International Conference, Digital Object Identifier 10.1109/ ICECS. 2001. 957718, pp.213-216 vol.1, 2-5 Sept.2001.Algorithms," Computer Vision and Patt

25、ern Recogniton, 2007. CVPR '07. IEEE Conference,Digital Object Identifier: 10.1109/ CVPR. 2007.38342, pp. 1-8, 17-22 June 2007.</p><p>　　[7] Daniel Baumgarthner, Peter Rossler and Wilfried Kubingger &quo

26、t;performance Benchmark of DSP and FPGA Implementations of Low-Level Vision Algorithms," Computer Vision and Pattern Recogniton, 2007. CVPR '07. IEEE Conference, Digital Object Identifier: 10.1109/ CVPR. 2007. 3

27、8342, pp. 1-8, 17-22 June 2007.</p><p>　　[8] Duan Jinghong, Deng Yanling, Liang Kun"Development of Image Processing System Based on DSP and FPGA," Electronic Measurement and Instruments, 2007. <

28、/p><p>　　[9] Luxin Yan, Tianxu Zhang and Sheng Zhong "A DSP/FPGA-Based Parallel Architecture for Real-time Image Processing," Intelligent Control and Automation, 2006. WCICA 2006. The Sixth World Cong

29、ress, Digital Object Identifier 10.1109/WCICA.2006.1713959, pp.10022-10025, 21-23 June 2006.</p><p>　　[10] Road Vehicles Interchange of Digital Information Controller Area Network (CAN)for High-Speed Communi

30、cation, ISO Standard-11 898, Nov. 1993.</p><p>　　[11] CAN in Automation (CiA), Am Weichselgarten 26, D-91 058 Erlangen. CAN Specification 2.0,Part-A and Part-B. [Online]. Available: http://www.can-cia.de/, (

31、2002).</p><p>　　[12] CAN in Automation (CiA), Am Weichselgarten 26, D-91 058 Erlangen. CAN Specification 2.0,Part-A and Part-B. [Online]. Available:http://www.can-cia.de/, (2002).</p><p>　　[13]