八路搶答器課程設(shè)計

1、<p><b>　　《 電子技術(shù) 》</b></p><p><b>　　課程設(shè)計報告</b></p><p>　　報告題目： </p><p>　　作者所在系部： </p><p>　　作者所在

2、專業(yè)： </p><p>　　作者所在班級： </p><p>　　作 者 姓 名 ： </p><p>　　作 者 學(xué) 號 ： </p><p&g

3、t;　　指導(dǎo)教師姓名： </p><p>　　完 成 時 間 ： </p><p>　　內(nèi) 容 摘 要</p><p>　　本設(shè)計是一個八路競賽搶答器，采用中小規(guī)模集成電路實現(xiàn)。電路包括以下幾部分：搶答判別部分、顯示部分、時序控制部分、定時部分

4、和報警部分、主持人部分及時間設(shè)定部分。具體功能和操作在概述部分有詳細(xì)介紹，報告的其他內(nèi)容主要介紹各模塊的基本原理與元件的基本知識，其中包含有總的仿真原理圖、元件清單、設(shè)計心得和參考文獻(xiàn)。</p><p>　　關(guān)鍵字：搶答器 集成 定時 計時 報警 脈沖</p><p><b>　　一、概述 </b></p><p>　　電路選用優(yōu)先編

5、碼74LS148、鎖存器74LS373、74LS48譯碼和一個七段數(shù)碼管組成的搶答顯示電路；定時顯示主要由555定時器秒脈沖產(chǎn)生電路、十進(jìn)制可逆計數(shù)器74LS192減法計數(shù)電路和兩個4段數(shù)碼管等相關(guān)電路組成；由555定時器和三極管構(gòu)成的報警電路。接通電源后，主持人將開關(guān)撥到"清零"狀態(tài)，搶答器處于禁止?fàn)顟B(tài)，編號顯示器滅燈，定時器顯示設(shè)定時間；主持人將開關(guān)置“開始”狀態(tài)，宣布"開始"搶答器工作。定時

6、器倒計時，揚聲器給出聲響提示。當(dāng)定時時間到，卻沒有選手搶答時，系統(tǒng)報警，并封鎖輸入電路，禁止選手超時后搶答。選手在定時時間內(nèi)搶答時，搶答器完成：編號鎖存、優(yōu)先判斷、編號顯示、揚聲器提示。當(dāng)一輪搶答之后，定時器停止、禁止二次搶答、定時器顯示剩余時間。如果再次搶答必須由主持人再次操作"清除"和"開始"狀態(tài)開關(guān)。</p><p><b>　　二、方案設(shè)計與論證</

7、b></p><p>　　八路競賽搶答器可分為主干電路與擴(kuò)展電路，在擴(kuò)展端可根據(jù)自己的要求去改進(jìn)與增設(shè)功能模塊電路，本次設(shè)計主要擴(kuò)展報警與計時功能。</p><p><b>　　1.方案一</b></p><p>　　本方案的設(shè)計框圖如圖1，先對輸入信號優(yōu)先編碼再鎖存后輸出顯示，主要控制優(yōu)先編碼74LS148選通輸入端ST非來控制正常搶答

8、。</p><p><b>　　圖1</b></p><p><b>　　2.方案二</b></p><p>　　本方案設(shè)計框圖如圖2，電路選用優(yōu)先編碼74LS148、鎖存器74LS373、74LS48譯碼和一個七段數(shù)碼管組成的搶答顯示電路；先對電路輸入信號鎖存再優(yōu)先編碼后顯示，用鎖存后的信號來控制鎖存器74LS373的L

9、E端來實現(xiàn)正常搶答。擴(kuò)展電路采用十進(jìn)制可逆計數(shù)器74LS192減法計時。</p><p><b>　　圖2</b></p><p><b>　　本次設(shè)計采用方案二</b></p><p>　　三、單元電路設(shè)計與分析</p><p><b>　　1．搶答器顯示電路</b><

10、/p><p>　　設(shè)計電路如圖3所示，電路選用優(yōu)先編碼74LS148、鎖存器74LS373、74LS48譯碼和一個七段數(shù)碼管組成的搶答顯示電路；該電路主要完成兩個功能：一是分辨出選手按鍵的先后，同時譯碼顯示編號（顯示采用七段數(shù)字?jǐn)?shù)碼管顯示）；二是禁止其他選手按鍵輸入，按鍵無效。開關(guān)SW1置于“清除”端時，鎖存器的LE端輸入為“1”時，停止工作。開關(guān)SW1置于“開始”端時，搶答器處于等待工作狀態(tài)，鎖存器74LS373的

11、LE端輸入為“0”時，當(dāng)選手搶答按鍵時，LE端變?yōu)椤?”并鎖存，再經(jīng)編碼譯碼，最后顯示。若進(jìn)行下一輪搶答則需主持人重新將開關(guān)SW1置于“清除”端后置“開始”才可。</p><p><b>　　圖3</b></p><p><b>　　2．定時電路</b></p><p>　　該部分主要由555定時器秒脈沖產(chǎn)生電路、十進(jìn)制可

12、逆計數(shù)器74LS192組成和兩個4段數(shù)碼管及相關(guān)電路組成可調(diào)時間減法計數(shù)，具體電路如圖4、圖5。當(dāng)主持人將開關(guān)SW1置于“開始”時，計數(shù)器減法計數(shù)工作，并在數(shù)碼管上顯示，當(dāng)有人搶答時，停止計數(shù)并顯示余下的時間；如果沒搶答且倒計時到“00”時，輸出低電平到時序控制電路，控制報警電路報警，同時以后選手搶答無效。555的3端輸出脈沖頻率為f=1/t1+t2=1．43／［（R13＋2R14）C4］，依照要求選R13=15k， R14=68k，

13、C4=10u，即f約為1Hz。其中有四路開關(guān)可依照實際情況預(yù)設(shè)計時時間，最大可以計時100秒。</p><p><b>　　圖4</b></p><p><b>　　圖5</b></p><p><b>　　3．報警電路</b></p><p>　　本電路由555定時器與三極管

14、組成，如圖6。其中555構(gòu)成多諧振蕩器，振蕩頻率為f=1/t1+t2=1．43／［（R23＋2R2）C3］，其輸出信號經(jīng)三極管驅(qū)動揚聲器，4為時序控制電路輸出的控制信號，當(dāng)4為高電平時，多諧振蕩器工作，反之電路停振。當(dāng)選手搶答或主持人置“開始”或時間到時，將會輸入給R一個高電平，多諧振蕩器工作，揚聲器鳴叫0.5秒。</p><p><b>　　圖6</b></p><p&

15、gt;<b>　　4．時序控制電路</b></p><p>　　時序控制電路主要完成三項功能：</p><p>　　主持人將開關(guān)置于“開始”時，搶答電路與定時電路進(jìn)入正常工作狀態(tài)，揚聲器發(fā)聲。</p><p>　　當(dāng)參賽選手按搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。</p><p>　　當(dāng)設(shè)定時間到，無人搶答時

16、，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。</p><p>　　5．譯碼器 74LS48</p><p><b>　　圖7</b></p><p><b>　　引出端符號 </b></p><p>　　A0－A3 譯碼地址輸入端 </p><p>　　BI 非 /R

17、BO非 消隱輸入（低電平有效）/脈沖消隱輸出（低電平有效） </p><p>　　LT非 燈測試輸入端（低電平有效） </p><p>　　RBI非 脈沖消隱輸入端（低電平有效） </p><p>　　Ya－Yg 段輸出 </p><p><b>　　圖8</b></p><p>　　6.

18、十進(jìn)制可逆計數(shù)器74LS192</p><p><b>　　圖9</b></p><p>　　74LS192具有下述功能： </p><p>　?、佼惒角辶悖篗R=1，Q3Q2Q1Q0=0000 </p><p>　?、诋惒街脭?shù)：MR=0，PL=0，Q3Q2Q1Q0=D3D2D1D0</p><p&g

19、t;　　③保持： MR=0，PL=1，CPU=CPD=1,Q3Q2Q1Q0保持原態(tài) </p><p>　　④加計數(shù)：MR=0, PL=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法規(guī)律計數(shù) </p><p>　?、轀p計數(shù)：MR=0, PL=1，CPU=1，CPD= CP，Q3Q2Q1Q0按減法規(guī)律計數(shù) </p><p><b>　　引出端符號 <

20、;/b></p><p>　　TCD 非 錯位輸出端（低電平有效） </p><p>　　TC U 非 進(jìn)位輸出端（低電平有效） </p><p>　　CPD 減法計數(shù)輸入端（上升沿有效） </p><p>　　CPU 加法計數(shù)輸入端（上升沿有效） </p><p>　　MR

21、異步清除端 </p><p>　　P0～P3 并行數(shù)據(jù)輸入端 </p><p>　　PL非 異步并行置入控制端（低電平有效） </p><p><b>　　Q0～Q3 輸出端</b></p><p>　　7.優(yōu)先編碼器74LS148</p><p>　　74LS148是8：3線優(yōu)先編碼器。

22、它允許多個輸入信號同時有效，但只對一個優(yōu)先級最高的輸入信號進(jìn)行編碼。</p><p>　　S/ST非 輸入使能端</p><p><b>　　圖10</b></p><p>　　74LS148的功能真值表 –圖11</p><p>　　8.鎖存器74LS373</p><p><b>　

23、　圖12</b></p><p>　　D0～D7 數(shù)據(jù)輸入端 </p><p>　　OE 三態(tài)允許控制端（低電平有效） </p><p>　　LE 鎖存允許端 </p><p>　　O0～O7 輸出端</p><p><b>

24、　　9.計數(shù)器555</b></p><p><b>　　圖13</b></p><p>　　四、總原理圖及元器件清單</p><p><b>　　1．總原理圖</b></p><p><b>　　如圖14</b></p><p><b