基于sopc的正弦信號(hào)源課程設(shè)計(jì)

1、<p><b>　　目錄</b></p><p>　　摘要………………………………………………………………………………………………2</p><p>　　Abstract……………………………………………………………………………………………3</p><p>　　1 緒論……………………………………………………………………………………

2、………4</p><p>　　2設(shè)計(jì)任務(wù)與要求………………………………………………………………………………5</p><p>　　3 方案對(duì)比和論證確定…………………………………………………………………………5</p><p>　　4 電路工作原理分析……………………………………………………………………………6</p><p>　　4.1 M

3、C8051 IP core原理 ……………………………………………………………………6</p><p>　　4.2 DDS電路原理分析………………………………………………………………………7</p><p>　　4.3 DA轉(zhuǎn)換與放大電路原理分析……………………………………………………………8</p><p>　　5 軟件設(shè)計(jì)及仿真 ………………………………………

4、………………………………………9</p><p>　　5.1 MCU8051軟核模塊………………………………………………………………………9</p><p>　　5.2 MCU8051控制程序設(shè)計(jì)…………………………………………………………………9</p><p>　　5.3 DDS邏輯電路設(shè)計(jì)………………………………………………………………………10</p&

5、gt;<p>　　6 實(shí)物制作與硬件調(diào)試…………………………………………………………………………11</p><p>　　7總結(jié)……………………………………………………………………………………………12</p><p>　　參考文獻(xiàn)…………………………………………………………………………………………13</p><p>　　基于SOPC的正弦信號(hào)源&l

6、t;/p><p><b>　　摘 要</b></p><p>　　本文應(yīng)用altera的EP2C8TQ208，內(nèi)建MCU8051 core，加上內(nèi)建邏輯電路構(gòu)成了單片信號(hào)源。其中MCU8051完成按鍵掃描，顯示控制和DDS頻率數(shù)據(jù)控制的作用。DDS信號(hào)源輸出10位數(shù)據(jù)經(jīng)過外部DAC900和運(yùn)放放大處理輸出正弦波。經(jīng)實(shí)物制作驗(yàn)證，輸出的正弦波可達(dá)到0-2MHz，并且波形清晰

7、，在0-500KHz內(nèi)無明顯失真。</p><p>　　關(guān)鍵詞：正弦波 MCU8051 core 信號(hào)源</p><p>　　Abstract</p><p>　　In this paper, altera a EP2C8TQ208, built-in MCU8051 core, coupled with built-in logic constitutes

8、 a single signal source. Which MCU8051 completion of key scanning, display control, and the role of the DDS frequency data control. DDS signal source output 10-bit data on an external op amp to enlarge DAC900 and process

9、ing the output sine wave. The physical production of validation, the output sine wave can reach 0-2MHz, and the waveform clear, in the 0-500KHz in no obvious distortion.</p><p>　　Key words: Sine MCU8051 cor

10、e Source</p><p><b>　　1緒論 </b></p><p>　　微電子技術(shù)的近期發(fā)展成果，為SOC的實(shí)現(xiàn)提供了多種途徑。對(duì)于經(jīng)過驗(yàn)證而又具有批量的系統(tǒng)芯片，可以做成專用集成電路ASIC而大量生產(chǎn)。而對(duì)于一些僅為小批量應(yīng)用或處于開發(fā)階段的SOC，若馬上投入流片生產(chǎn)，需要投入較多的資金，承擔(dān)較大的試制風(fēng)險(xiǎn)。最近發(fā)展起來的SOPC技術(shù)則提 供了另一種有

11、效的解決方案，即用大規(guī)?？删幊唐骷腇PGA來實(shí)現(xiàn)SOC的功能。</p><p>　　可編程邏輯器件產(chǎn)生于20世紀(jì)70年代。其出現(xiàn)的最初目的是為了用較少的PLD品種替代種類繁多的各式中小規(guī)模邏輯電路。在30多年的發(fā)展過程中，PLD 的結(jié)構(gòu)、工藝、功耗、邏輯規(guī)模和工作速度等都得到了重大的進(jìn)步。尤其是在20世紀(jì)90年代，出現(xiàn)了大規(guī)模集成度的FPGA，單片的集成度由原來的數(shù)千門， 發(fā)展到數(shù)十萬甚至數(shù)百萬門。芯片的I/O

12、口也由數(shù)十個(gè)發(fā)展至上千個(gè)端口。有的制造商還推出了含有硬核嵌入式系統(tǒng)的IP。因此，完全可能將一個(gè)電子系統(tǒng)集成 到一片F(xiàn)PGA中，即SOPC，為SOC的實(shí)現(xiàn)提供了一種簡(jiǎn)單易行而又成本低廉的手段，極大地促進(jìn)了SOC的發(fā)展。 SOPC技術(shù)是美國(guó)Altrea公司于2000年最早提出的，并同時(shí)推出了相應(yīng)的開發(fā)軟件Quartus II。SOPC是基于FPGA解決方案的SOC，與ASIC的SOC解決方案相比，SOPC系統(tǒng)及其開發(fā)技術(shù)具有更多的特

13、色，構(gòu)成SOPC的方案也有如下多種途徑：1．基于FPGA嵌入IP硬核的SOPC系統(tǒng)，即在FPGA中預(yù)先植入嵌入式系統(tǒng)處理器。目前最為常用的嵌入式系統(tǒng)大多采用了含有ARM的32位知識(shí)產(chǎn)權(quán)處理器核的器件。盡管由這些器件構(gòu)成的嵌入式系 </p><p>　　2．基于FPGA嵌入IP軟核的SOPC系統(tǒng)，采用軟核設(shè)計(jì)時(shí)，設(shè)計(jì)更加靈活，設(shè)計(jì)周期短，成本低，目前最有代表性的軟核嵌入式系統(tǒng)處理器分別是Altera的Nios和Ni

14、os II核，及Xilinx的MicroBlaze核；3．基于HardCopy技術(shù)的SOPC系統(tǒng)，通過強(qiáng)化SOPC工具的設(shè)計(jì)能力，在保持FPGA開發(fā)優(yōu)勢(shì)的前提下，引入ASIC的開發(fā)流程，從而對(duì)ASIC市場(chǎng)形成直接競(jìng)爭(zhēng)。這就是Altera推出的HardCopy技術(shù)。HardCopy就是利用原有的FPGA開發(fā)工具，將成功實(shí)現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化，從而克服傳統(tǒng)ASIC設(shè)計(jì)中普遍存在的問題；</p

15、><p>　　本設(shè)計(jì)中采用了第二種方法，即在FPGA中嵌入了8051 軟核來設(shè)計(jì)單片正弦波信號(hào)源，設(shè)計(jì)方便靈活，硬件電路簡(jiǎn)單。</p><p><b>　　2設(shè)計(jì)任務(wù)與要求</b></p><p>　　1.按集成電路設(shè)計(jì)以下幾個(gè)階段：系統(tǒng)（或邏輯）設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)。在每個(gè)階段利用相關(guān)軟件對(duì)設(shè)計(jì)的電路進(jìn)行計(jì)算、分析、設(shè)計(jì)、模擬和仿真。2.利

16、用集成電路芯片進(jìn)行電路設(shè)計(jì)，需對(duì)設(shè)計(jì)的系統(tǒng)或電路進(jìn)行結(jié)構(gòu)和原理進(jìn)行分析，對(duì)電路進(jìn)行分析計(jì)算等方面的工作。</p><p>　　3.調(diào)試相關(guān)硬件電路，驗(yàn)證是是否達(dá)到了該功能。</p><p>　　3方案對(duì)比和論證確定</p><p>　　方案一：采用專用DDS芯片，外加微控制器控制專用DDS芯片來實(shí)現(xiàn)信號(hào)源，這種方案硬件電路復(fù)雜，成本比較高，尤其是專用DDS芯片，

17、價(jià)格比較昂貴。方案二：采用基于FPGA嵌入IP硬核的SOPC系統(tǒng)，MCU硬核控制內(nèi)建DDS邏輯電路，但存在如下缺點(diǎn)：1. 由于此類硬核多來自第3方公司，F(xiàn)PGA廠商通常無法直接控制其知識(shí)產(chǎn)權(quán)費(fèi)用，從而導(dǎo)致FPGA器件價(jià)格相對(duì)偏高；2. 由于硬核是預(yù)先植入的，設(shè)計(jì)者無法根據(jù)實(shí)際需要改變處理器的結(jié)構(gòu)，如總線規(guī)模、接口方式，乃至指令形式，更不可能將FPGA邏輯資源構(gòu)成的硬件模塊以指令的形式形成內(nèi)置嵌入式系統(tǒng)的硬件加速模塊（如DSP模塊），以

18、適應(yīng)更多的電路功能要求。3. 無法裁減處理器硬件資源以降低FPGA成本。4.只能在特定的FPGA中使用硬核嵌入式系統(tǒng)，如只能使用Excalibur系列FPGA中的ARM核，Virtex-II Pro系列中的PowerPC核。方案三： 采用FPGA內(nèi)嵌8051單片機(jī)軟核核DDS邏輯電路，可充分克服方案一和方案二的缺點(diǎn)，同時(shí)設(shè)計(jì)周期短，成本低，靈活性高。特別值得一提的是，通過Matlab和DSP Builder，或直接使用VHD

19、L</p><p>　　綜上所述，選擇方案三比較合適。系統(tǒng)的框圖如下圖1： 圖1系統(tǒng)框圖 4電路工作原理分析</p><p>　　4.1 MC8051 IP core原理 MC8051 IP Core 頂層結(jié)構(gòu)圖如圖2所示，圖中指示了mc8051_co

20、re 的頂層結(jié)構(gòu)以及同 三個(gè)存儲(chǔ)模塊的連接關(guān)系，同時(shí)顯示了頂層的輸入輸出 I/O口,各I/O信號(hào)的描述如表1所示。定時(shí)器/計(jì)數(shù)器和串行接口單元對(duì)應(yīng)于圖中的 mc8051_tmrctr 和 mc8051_siu 模塊，數(shù)量是可選擇的，在圖中用虛線表示。</p><p>　　圖2 MC8051 IP Core 頂層結(jié)構(gòu)圖 MC8051 IP Core 的層次結(jié)構(gòu)及對(duì)應(yīng)的VHDL 文件如圖3所示。核心由定時(shí)器

21、/計(jì)數(shù)器、ALU、串行接口和控制單元各模塊組成。ROM 和RAM 模塊不包括于核心內(nèi)，處于設(shè)計(jì)的頂層，方便于不同的應(yīng)用設(shè)計(jì)及仿真。MC8051 IP Core 的定時(shí)器和串口波特率的計(jì)算和標(biāo)準(zhǔn)8051 一樣，計(jì)數(shù)時(shí)鐘也是由系統(tǒng)時(shí)鐘經(jīng) 12 分頻得到。外部中斷信號(hào)是經(jīng)兩級(jí)寄存器做同步處理后輸入的。寫應(yīng)用程序時(shí)，I/O口如果沒有做成雙向口，而是輸入和輸出分開的，那么要特別注意，像P1=~P1、P1^0=P1^0 這樣的I/O 取反操作是無效

22、（不起作用）的，因?yàn)樽x回來的值不是I/O 寄存器的值，而是輸入引腳的狀態(tài)。 圖3 頂層結(jié)構(gòu)圖4.2 DDS電路原理分析</p><p>　　直接數(shù)字頻率合成器（Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。一個(gè)直接數(shù)字頻率合成器有相位累加器，加法器，波形存儲(chǔ)ROM，D

23、A轉(zhuǎn)換器和低通濾波器（LPF）構(gòu)成。DDS原理框圖如下圖4所示：</p><p>　　圖4 DDS原理框圖</p><p>　　由于相位累加器是N比特的模2加法器，正弦查詢表ROM中存儲(chǔ)一個(gè)周期的正弦波幅度量化數(shù)據(jù)，所以頻率控制字K最小值1時(shí)，每個(gè)時(shí)鐘輸出一個(gè)周期的正弦波，所以此時(shí) 式中 為輸出信號(hào)頻率；為時(shí)鐘頻率；N為累加器的位數(shù)。更一般的情況是，當(dāng)頻率控</p><

24、;p>　　制字是K時(shí)，每個(gè)時(shí)鐘輸出一個(gè)周期的正弦波，所以此時(shí)有。輸出信號(hào)的最小頻率（分</p><p>　　辨率）為。數(shù)輸出信號(hào)的最大頻率，DAC每信號(hào)周期輸出的最少點(diǎn)。</p><p>　　當(dāng)N比較大時(shí)，對(duì)于很大范圍內(nèi)的M值，DDS系統(tǒng)都可以在一個(gè)周期內(nèi)輸出足夠的點(diǎn)，保證輸出波形失真很小。</p><p>　　4.3 DＡ轉(zhuǎn)換和放大電路原理分析</p&

25、gt;<p>　　DAC裝換器的作用是把正弦波數(shù)字量裝換成模擬量，正弦幅度量化序列經(jīng)D/A轉(zhuǎn)換后變成包絡(luò)為正弦波的階梯波，需要注意的是，頻率合成器對(duì)D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合成的正弦波的階數(shù)就越多，輸出的波形的精度就越高。本系統(tǒng)中DA選用TI公司的DAC900，它具有10位精度，最高轉(zhuǎn)換速率可達(dá)165MSPS，單電源的+2.7 V范圍至+5.5 V，低功耗。下圖5是其應(yīng)用電路：<

26、/p><p>　　圖5 DA轉(zhuǎn)換和放大電路</p><p>　　5軟件設(shè)計(jì)及仿真5.1 MCU8051軟核模塊</p><p>　　利用Synplify Pro綜合得到8051軟核，再加入Quartus設(shè)計(jì)文件，得到的頂層的CPU及ROM和RAM原理圖如下圖6所示，其中CPU時(shí)鐘為50MHz,RST為電平復(fù)位。</p><p>　　圖6 8

27、051軟核及其RAM和ROM</p><p>　　5.2 MCU8051控制程序設(shè)計(jì)</p><p>　　MCU8051主要作用是按鍵值讀取以及相應(yīng)的處理，顯示控制和DDS頻率寫入控制。其軟件流程圖如下圖7：</p><p>　　圖7 8051內(nèi)置程序流程圖</p><p>　　5.3 DDS邏輯電路設(shè)計(jì)</p><p&g

28、t;　　根據(jù)前面介紹的DDS的原理，F(xiàn)PGA內(nèi)部的DDS邏輯電路包括頻率控制字寄存器，相位累加器，同步寄存器，正弦查詢表，其原理圖如下圖8，其中DDS系統(tǒng)時(shí)鐘為50MHz，可得輸出信號(hào)的最小頻率（分辨率）為Hz，在保證每個(gè)周期有至少有25點(diǎn)的</p><p>　　情況下，輸出信號(hào)的最大頻率為。</p><p>　　圖8 DDS數(shù)字邏輯部分原理圖</p><p>　　

29、其利用MATLAB中的DSP Builder仿真結(jié)果如下圖9，其中頻率控制字為00000001H。</p><p>　　圖9 DDS仿真電路圖 6 實(shí)物制作與硬件調(diào)試</p><p>　　硬件的調(diào)試要遵循逐級(jí)調(diào)試的原則。</p><p>　　首先要對(duì)整個(gè)硬件系統(tǒng)進(jìn)行逐級(jí)焊接調(diào)試，硬件部分包括LCD1602，3X4矩陣式鍵盤，DA轉(zhuǎn)換部分。其中LCD1602，矩陣

30、式鍵盤部分焊接調(diào)試比較簡(jiǎn)單，利用單片機(jī)調(diào)試好相關(guān)程序模塊就可以了。DA轉(zhuǎn)換及處理部分是一個(gè)比較關(guān)鍵的部分，由于電路的工作速度比較高，電路的布局和處理直接影響到輸出信號(hào)的質(zhì)量，因此在這一部分要注意相關(guān)的高速電路的布線規(guī)則，DAC900的數(shù)字電源與模擬電源要注意隔離，盡量單點(diǎn)接地，最好使用印刷電路板，并且要鋪地，各個(gè)電源處要加去耦電容。</p><p>　　其次是FPGA的內(nèi)部的邏輯設(shè)計(jì)，對(duì)于FPGA的內(nèi)部的邏輯設(shè)計(jì)

31、，首先是要利用Quartus II做好仿真，以確保FPGA內(nèi)部邏輯的各個(gè)模塊工作正常。其次，要注意協(xié)調(diào)各個(gè)模塊的工作，確保各個(gè)模塊之間能夠相互協(xié)調(diào)，有序的工作而不至于相互影響。利用Keil C51逐個(gè)調(diào)試好各個(gè)模塊后再進(jìn)行整體程序調(diào)試。</p><p>　　本設(shè)計(jì)中，我們以NIOS II 核心板為基礎(chǔ)，利用Keil C51 編譯好MCU的控制程序，加載設(shè)計(jì)文件的MCU的ROM中，再利用Quartus II編譯下載

32、到FPGA中進(jìn)行系統(tǒng)整體調(diào)試。經(jīng)調(diào)試我們發(fā)現(xiàn)效果比較好，輸出的正弦波頻率可達(dá)1MHz，其中再0-500KHz內(nèi)信號(hào)的失真較小。</p><p><b>　　7總結(jié)</b></p><p>　　通過此次課程設(shè)計(jì)，使我鞏固了已學(xué)的集成電路設(shè)計(jì)的知識(shí)，進(jìn)一步加強(qiáng)了集成電路設(shè)計(jì)方法，單片機(jī)編程及應(yīng)用，數(shù)字電路模擬電路的相關(guān)應(yīng)用等方面的能力。 在學(xué)習(xí)的過程中，相互討論，互

33、相幫助是必不可少的。通過解決同學(xué)們遇到的問題，使我的知識(shí)有了很大程度的增加，提高了動(dòng)手實(shí)踐能力，而且還能增進(jìn)同學(xué)間的友誼。 不僅如此，通過本次設(shè)計(jì)，我靈活掌握了集成電路設(shè)計(jì)開發(fā)和應(yīng)用的相關(guān)只是，這為今后在數(shù)字通信應(yīng)用及從事相關(guān)方面工作打下了基礎(chǔ)。 總之，收獲是頗豐的，只要認(rèn)真對(duì)待每一次課程設(shè)計(jì)的機(jī)會(huì)，我們就能夠獲取知識(shí)，得到提高。態(tài)度決定一切。</p><p><b>　　參考文獻(xiàn)<

34、;/b></p><p>　　[1] 潘松，黃繼業(yè).EDA技術(shù)與VHDL（第2版）.清華大學(xué)出版社，2007.1 </p><p>　　[2] 譚博學(xué)，苗匯靜.集成電路原理與應(yīng)用. 電子工業(yè)出版社，2008.1</p><p>　　[3] 包明.EDA技術(shù)與可編程邏輯器件的應(yīng)用.北京航空航天大學(xué)出版社，2006.8 </p><p>