基于FPGA的高壓信號源設計.pdf

1、在鐵電材料研究中，鐵電材料的極化和反轉(zhuǎn)時需要較高的電壓，因此要求具有高輸出電壓的信號源，目前市場上常規(guī)信號源輸出電壓一般為5 Vpp，這顯然不能滿足實驗室研究使用，針對于此問題，論文提出一種基于FPGA利用直接頻率合成（ DDS）技術(shù)開發(fā)任意波形高壓源的方法。
　　高壓信號源的設計主要分為兩個部分，一個是FPGA的任意波形發(fā)生器的開發(fā)，一部分是對任意信號升壓并放大輸出功率。任意波形發(fā)生器的設計是基于直接頻率合成（DDS）技術(shù)在可編

2、程邏輯器件上設計實現(xiàn)。論文在介紹 DDS開發(fā)技術(shù)的基礎上，給出了本系統(tǒng)在FPGA上總體設計方案，采用VerilogHDL硬件描述語言完成了DDS波形發(fā)生模塊設計，結(jié)合設計中遇到ROM資源不夠的問題，對DDS ROM壓縮技術(shù)的應用與實現(xiàn)進行了重點研究與介紹，本設計分別針對正弦波、三角波對稱性，鋸齒波的單調(diào)性，方波的幅值只有0和1的特點做了不同的優(yōu)化壓縮設計，最終壓縮比達到16：3，而硬件電路僅僅增加了一個計數(shù)器和一個反向器，解決了設計時F

3、PGA ROM資源不夠的問題。
　　任意波形發(fā)生器的控制單元采用了SOPC技術(shù)，利用NiosII軟核處理器實現(xiàn)對DDS波形發(fā)生模塊、LCD液晶屏的控制，以及對鍵盤的控制信號的采集，在控制單元的設計上，論文重點分析了NiosII系統(tǒng)的HAL開發(fā)環(huán)境，給出了對LCD和鍵盤控制的流程圖，并用C語言設計了相關(guān)程序。
　　信號升壓模塊采用了浮動電壓源技術(shù)，將普通運算放大器的輸出電壓從±15V升高至±20V，最終設計了運算放大器驅(qū)動的甲