數(shù)字邏輯課程設(shè)計---多功能數(shù)字鐘的設(shè)計與實現(xiàn)

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：16 大?。?.91MB 人氣指數(shù)：12 舉報 版權(quán)申訴

數(shù)字邏輯課程設(shè)計---多功能數(shù)字鐘的設(shè)計與實現(xiàn)_第1頁

已閱讀1頁，還剩15頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、　　數(shù)字邏輯　　課程設(shè)計報告　　— —多功能數(shù)字鐘的設(shè)計與實現(xiàn)　　姓名： 　　專業(yè)班級：通信1002 &l

2、t;/p>　　學(xué) 號： 　　指導(dǎo)老師： 　　設(shè)計日期： 2012.06.20~2012.06.24 　　一、設(shè)計目的　　1、學(xué)會應(yīng)

3、用數(shù)字系統(tǒng)設(shè)計方法進行電路設(shè)計；　　2、學(xué)習(xí)使用QuartusII 9.0, 進一步提高軟件的開發(fā)應(yīng)用能力，增強自己的動手實踐能力。　　3、培養(yǎng)學(xué)生書寫綜合實驗報告的能力。 　　二、設(shè)計任務(wù)及要求　　實現(xiàn)多功能數(shù)字鐘的設(shè)計，主要

4、有以下功能：　　1、記時、記分、記秒　　2、校時、校分、秒清0　　3、整點報時　　4、時間正常顯示　　5、鬧時功能（選做）<

5、p>　　三、設(shè)計思路　　3.1 計時模塊　　3.1.1 設(shè)計原理　　計時模塊如圖3.1.1所示，其中計時用60進制計數(shù)器，計分和計秒用24進制計數(shù)器。　　圖3.1.1 計時間模塊</p

6、>　　計時間過程：　　計秒：1HZ計數(shù)脈沖，0~59循環(huán)計數(shù)，計數(shù)至59時產(chǎn)生進位信號；　　計分：以秒計數(shù)器進位信號作為分計數(shù)脈沖，0~59循環(huán)計數(shù)，59時產(chǎn)生進位；　　計時：以分計數(shù)器進位信號作為時計數(shù)脈沖，0~23循環(huán)計數(shù)，23時清0。<

7、/p>　　計數(shù)器的設(shè)計：　　3.1.2 設(shè)計程序　　編程分別設(shè)計24、60進制計數(shù)器，計數(shù)狀態(tài)以BCD碼形式輸出。　　24進制計數(shù)器源程序：　　library ieee;<p&

8、gt;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all；　　entity FEN24 is　　port(en,clk:in std_logic; ----高電平有效的使能信號/輸入時鐘<p&

9、gt;　　co:out std_logic; 　　h1,h0:out std_logic_vector(3 downto 0)); ----時高位/低位　　end FEN24;　　architecture behave of FEN24 is　　begi

10、n　　process(clk)　　variable cnt1,cnt0:std_logic_vector(3 downto 0); ----記數(shù)　　begin　　if(en='0')then

11、 ---“使能”為0　　cnt0:="0010";　　cnt1:="0001";　　elsif clk'event and clk='1'then ---上升沿觸發(fā)&

12、lt;/p>　　if cnt1="0010"and cnt0="0011"then　　cnt0:="0000"; ----高位/低位同時為0時　　cnt1:="0000";&

13、lt;p>　　co<='1';　　else　　co<='0';　　if cnt0="1001"then&l

14、t;p>　　cnt0:="0000";　　cnt1:=cnt1+1;　　else 　　cnt0:=cnt0+1; -----高位記數(shù)累加

15、;　　end if;　　end if;　　end if;　　h1<=cnt1;　　h0<=cnt0;<

16、/b>　　end process;　　end behave;　　60進制計數(shù)器源程序：　　library ieee;　　use ieee.std_logic_1164.all;　　u

17、se ieee.std_logic_unsigned.all;　　entity FEN60 is　　port(en,clk:in std_logic; ---高電平有效的使能信號/輸入時鐘　　co:out std_logic; ---輸出

18、/進位信號　　s1,s0:out std_logic_vector(3 downto 0)); 　　end FEN60;　　architecture behave of FEN60 is　　begin<

19、;p>　　process(clk,en)　　variable cnt1,cnt0:std_logic_vector(3 downto 0); ---計數(shù)　　begin　　if en='0'then

20、 ---“使能”為0 　　cnt1:="0000";　　cnt0:="0000";　　elsif clk'event and clk='1'then

21、　　if cnt0="1001"then　　cnt0:="0000";　　if cnt1="0101"then ---當(dāng)計數(shù)為58（實際是經(jīng)過59個計時脈沖）　　cnt1:="0000";</p&g

22、t;　　co<='1'; ---進位　　else　　cnt1:=cnt1+1; 　　co<='0'

23、; 　　end if;　　else　　cnt0:=cnt0+1;　　end if; 　　end

24、if;　　s1<=cnt1;　　s0<=cnt0;　　end process;　　end behave;　　3.1.3 設(shè)

25、計仿真及生成器件　　24進制計數(shù)器仿真波形截圖如圖3.1.2所示，其中計到23時，即高位h1為2，低位h0為3時產(chǎn)生進位。　　圖3.1.2 24進制計數(shù)器仿真波形　　60進制計數(shù)器仿真波形截圖如圖3.1.3所示，其中計到59時，即高位s1為5，低位s0為9時產(chǎn)生進位。

26、圖3.1.3 60進制計數(shù)器仿真波形　　24進制計數(shù)器和60進制計數(shù)器生成器件分別如圖3.1.4、圖3.1.5所示，其中en為時能信號，接高電平，clk接1kHz的時鐘信號，co為進位，h1為時高位，h0為時低位，s1為秒或分高位，s0為秒或分低位。　　圖3.1.4 24進制計數(shù)器圖3.1.5 60進制計數(shù)器

27、 　　3.2 校時模塊　　3.2.1 設(shè)計原理　　計、校時對模塊如圖3.2.1所示。　　圖3.2.1 計、校時對模塊　　校時模塊設(shè)計要求實現(xiàn)校時、校分以及清零的功能。

28、　　按下校時鍵，時位迅速遞增以調(diào)至所需要的小時位，滿23清0；　　按下校分鍵，分位迅速遞增以調(diào)至所需要的分位，滿59清0；　　按下清零鍵，秒清零；　　選擇實驗板上的三個脈沖按鍵進行鎖定。　　對此模塊的設(shè)計，需要注意兩個問題：&l

29、t;p>　　1. 如何實現(xiàn)校對時間時，計數(shù)器快速遞增？　　按鍵校對時間時，將一個頻率較高的計數(shù)脈沖信號作用于計數(shù)器，屏蔽正常計時的計數(shù)脈沖信號。　　2. “抖動”的消除　　電路抖動：一次按鍵的彈跳現(xiàn)象，電路產(chǎn)生多個計數(shù)脈沖，導(dǎo)致一次按鍵，多次計數(shù)的誤動作。　　抖動產(chǎn)

30、生的原因：物理原因。　　消除抖動簡易方法：D觸發(fā)器，同步按鍵脈沖。　　原理：一個CP內(nèi)，屏蔽所有抖動脈沖。　　兩種脈沖信號用兩路選擇器進行選擇，選擇條件為是否按鍵。按鍵輸出經(jīng)過了消抖處理。　　3.2.2 設(shè)計程序

31、　　二路選擇器源程序：　　library ieee;　　use ieee.std_logic_1164.all;　　entity MUX2 is　　port(A,B,S:in bit;　　Y:out bit);

32、　　end MUX2;　　architecture one of MUX2 is　　begin　　process(A,B,S)　　beg

33、in　　if S='0' then 　　Y<=A;　　else　　Y<=B;<p

34、>　　end if;　　end process;　　end one;　　3.2.3 設(shè)計仿真及生成器件　　二路選擇器生成器件如圖3.2.2所示。

35、圖3.2.2 二路選擇器　　3.3 整點報時模塊　　3.3.1 設(shè)計原理　　報時模塊原理圖如圖3.3.1所示，數(shù)字鐘從59分50秒開始，每2秒一次低音報時，當(dāng)達(dá)到整點時，進行一次高音報時，其中低音報時頻率為500Hz，高音報時頻率為1kHz。　　圖3.3.1 報時模塊&l

36、t;/p>　　進行報時的條件是計數(shù)器計數(shù)至所要求的時間點，因而需要實現(xiàn)一個比較模塊，如圖3.3.2所示，將分計數(shù)器和秒計數(shù)器的輸出連至比較模塊輸入端完成比較工程。　　圖3.3.2 比較模塊　　3.3.2 設(shè)計程序　　整點報時源程序：</p&g

37、t;　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity ZDBS is　　port(mh,ml,sh,sl:in std_lo

38、gic_vector(3 downto 0)；--輸入分秒高低位信號 　　sig500,sig1k:out std_logic); ---頻聲控制　　end ZDBS;　　architecture b

39、ehave of ZDBS is　　begin　　process(ml)　　begin　　sig500<='0';　　sig1k&l

40、t;='0';　　if mh="0101" and ml="1001" then 　　if sh="0101"and (sl="0000" or sl="0010" or sl="0100"

41、or sl="0110" or sl="1000") 　　then sig500<='1'; ----低頻輸出為1　　else sig500<='0'; --

42、--否則輸出為0　　end if;　　end if;　　if mh="0000" and ml="0000"and sh="0000" and sl="0000&quo

43、t; -----整點報時　　then sig1k<='1'; -----高頻輸出為1　　else sig1k<='0';　　end if;<p

44、>　　end process;　　end behave;　　3.3.3 設(shè)計仿真及生成器件　　整點報時生成器件如圖3.3.3所示，器件輸入為分和秒，分別接分計數(shù)器和秒計數(shù)器的高低位，輸出為高頻聲控sig500和sig1k。　　圖3.3.3 整點報時

45、;　　3.4 分頻模塊　　3.4.1 設(shè)計原理　　分頻模塊如圖3.4.1所示，系統(tǒng)需要用到多種不同頻率的脈沖信號，上至高音報時信號，下至1Hz的計秒脈沖，所有這些脈沖信號均可以通過一個基準(zhǔn)頻率分頻器生成，基準(zhǔn)頻率分頻器就是一個進制很大的計數(shù)器，利用計數(shù)器的分頻功能，從不同的輸出位得到所需要的脈沖

46、信號。因此可以設(shè)計一個進制較大的計數(shù)器，分頻產(chǎn)生各種頻率的脈沖信號。　　圖3.4.1 分頻模塊　　3.4.2 設(shè)計程序　　分頻器源程序：　　library ieee;　　use ieee.st

47、d_logic_1164.all;　　use ieee.std_logic_arith.all;　　use ieee.std_logic_unsigned.all;　　entity FPQ is　　port(clk:in std_logic;<

48、;p>　　hz512:out std_logic;　　hz64:out std_logic; 　　hz4:out std_logic;　　hz1:out std_logic　　); &l

49、t;b>　　end FPQ;　　architecture behave of FPQ is　　signal q:std_logic_vector(9 downto 0);　　begin 　　process(c

50、lk)　　begin 　　if clk'event and clk='1'then 　　q<=q+1;　　end if;<

51、/p>　　end process; 　　hz512<=q(0);　　hz64<=q(3);　　hz4<=q(7);　　hz1<=q(9);　　end behave;</p&

52、gt;　　3.4.3 設(shè)計仿真及生成器件　　分頻器仿真波形如圖3.4.2所示，clk為時鐘輸入信號，設(shè)為1024Hz，由于1Hz和4Hz頻率太小，因此在仿真波形圖上為一條直線，從圖上可以清楚看到512Hz和64Hz的頻率　　圖3.4.2 分頻器仿真波形　　分頻器生成器件如圖3.4.3所示，其

53、中左端為時鐘輸入信號clk，右端為頻率端，主要是整點報時用的1000Hz與500Hz的脈沖信號，及鬧鐘報時的4Hz，秒輸入信號1Hz。　　圖3.4.3 分頻器　　3.5 動態(tài)掃描顯示模塊　　3.5.1 設(shè)計原理　　由于資源不足無法完整顯示6位時間，因此采用動態(tài)掃描的方式實

54、現(xiàn)時間顯示。在動態(tài)掃描方式下，所有的數(shù)碼對應(yīng)同一組七段碼，每一個數(shù)碼管由一個選擇端控制點亮或熄滅，如果全部點亮，則都顯示相同數(shù)字，如要實現(xiàn)6位不同時間的顯示，則需要利用人的視覺缺陷，即利用高頻輸出，使得人眼覺察不出差別。　　簡單說，就是在動態(tài)模式下，8個數(shù)碼管連接同個七段碼，進行分時控制的動態(tài)掃描顯示。　　時間的顯示：24進制與60進制計數(shù)器的輸出分成3

55、組，每一組（8位）接BCD7段碼譯碼器，驅(qū)動數(shù)碼管顯示，選用8個數(shù)碼管中的6個進行時間顯示。　　3.5.2 設(shè)計程序　　動態(tài)掃描源程序：　　library ieee;　　use ieee.std_logic_1164.all;<

56、/p>　　use ieee.std_logic_unsigned.all;　　entity DTSM is　　port(clk:in std_logic; ---掃描時鐘　　s:in std_logic_vector(7 dow

57、nto 0);　　m:in std_logic_vector(7 downto 0);　　h:in std_logic_vector(7 downto 0);　　selout:out std_logic_vector(2 downto 0); ---位選信號<p

58、>　　segout:out std_logic_vector(6 downto 0)); --- 輸出　　end DTSM;　　architecture a of DTSM is　　signal temp:std_logic_vector(2 dow

59、nto 0); ---計數(shù)信號　　signal seg:std_logic_vector(6 downto 0);　　signal sel:std_logic_vector(2 downto 0);　　begin

60、;　　process(clk)　　variable num:std_logic_vector(3 downto 0);　　begin　　if (clk'event and clk='1' ) then　　if

61、temp>=5 then　　temp<="000";　　else　　temp<=temp+1;　　end if;

62、case temp is　　when "101" =>num:=s(3 downto 0); 　　sel<="101";　　when "100" =>num:=s(7 downto 4);

63、 　　sel<="100";　　when "011" =>num:=m(3 downto 0); 　　sel<="011";　　when "010&q

64、uot; =>num:=m(7 downto 4); 　　sel<="010";　　when "001" =>num:=h(3 downto 0);　　sel<="001";&l

65、t;p>　　when "000" =>num:=h(7 downto 4);　　sel<="000";　　when others=>sel<="111";　　end case;</

66、p>　　case num is 　　when"0000"=>seg<="0111111"; ---輸出數(shù)字0　　when"0001"=>seg<="0000110";

67、 ---輸出數(shù)字1　　when"0010"=>seg<="1011011"; ---輸出數(shù)字2　　when"0011"=>seg<="1001111"; ---輸出數(shù)字3&l

68、t;/p>　　when"0100"=>seg<="1100110"; ---輸出數(shù)字4　　when"0101"=>seg<="1101101"; ---輸出數(shù)字5<p&

69、gt;　　when"0110"=>seg<="1111101"; ---輸出數(shù)字6　　when"0111"=>seg<="0000111"; ---輸出數(shù)字7　　when"1

70、000"=>seg<="1111111"; ---輸出數(shù)字8　　when"1001"=>seg<="1101111"; ---輸出數(shù)字9　　when others=>seg<=&qu

71、ot;0000000"; 　　end case; 　　end if;　　end process;　　selout<=sel;　　segout<=seg;

72、;　　end architecture;　　3.5.3 設(shè)計仿真及生成器件　　動態(tài)掃描仿真波形如圖3.5.1所示，由于h、m、s為時分秒的輸入，為設(shè)置時，segout即BCD7段譯碼器沒有顯示，selout為位選信號，實現(xiàn)六選一。　　圖3.5.1 動態(tài)掃描仿真波形&l

73、t;p>　　動態(tài)掃描生成器件如圖3.5.2所示，其中左端為輸入，分別接時鐘輸入信號、秒分時計數(shù)器的輸出信號，右端為輸出，selout即位選信號，segout即BCD7段譯碼器。　　圖3.5.2 動態(tài)掃描　　3.6 鬧時模塊(選做)　　3.6.1 設(shè)計原理　　設(shè)置的鬧

74、時模塊需要注意一下幾點：　　1、設(shè)定的鬧鐘的時間應(yīng)使用新的計數(shù)器進行存儲，與正常的計時互不干擾。　　2、與正常計時狀態(tài)的顯示切換?？梢栽O(shè)定一個按鍵，用于選擇是將計時時間還是將鬧鐘時間狀態(tài)送到動態(tài)顯示模塊。　　3、應(yīng)實現(xiàn)一個比較模塊，當(dāng)計時到與鬧鐘相等時，則驅(qū)動揚聲器鳴叫。

75、　　4、鬧鐘響聲應(yīng)限定在一定時間內(nèi)，比如一分鐘，且在這段時間內(nèi)應(yīng)隨時可以通過按鍵取消鬧時狀態(tài)（揚聲器停止鳴叫）。　　3.6.2 設(shè)計程序　　六路選擇器源程序：　　library ieee;　　use ieee.std_logic_11

76、64.all;　　entity MUX63 is　　port(p:in bit;　　sh:in std_logic_vector(7 downto 0);　　nh:in std_logic_vector(7 downto 0);

77、　sm:in std_logic_vector(7 downto 0);　　nm:in std_logic_vector(7 downto 0);　　ss:in std_logic_vector(7 downto 0);　　h:out std_logic_vector(7 downto 0);

78、　　m:out std_logic_vector(7 downto 0);　　s:out std_logic_vector(7 downto 0));　　end MUX63;　　architecture one of MUX63 is

79、;　　begin　　process(sh,nh,sm,nm,ss,p)　　begin　　if p='1' then 　　h<=nh;

80、　　m<=nm;　　s<=ss;　　else　　h<=sh;

81、m<=sm;　　s<=ss;　　end if;　　end process;　　end one;<

82、p>　　數(shù)據(jù)比較器源程序：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_unsigned.all;　　entity COMP is</p

83、>　　port(off1,open1:in std_logic;　　sh:in std_logic_vector(7 downto 0);　　nh:in std_logic_vector(7 downto 0);　　sm:in std_logic_vector(7 downto 0);

84、　　nm:in std_logic_vector(7 downto 0);　　d:out std_logic);　　end COMP;　　architecture behave of COMP is<p&

85、gt;　　begin　　process(off1,open1,sh,nh,sm,nm)　　begin　　if off1='1' then d<='0';　　e

86、lsif open1='1' then　　if (sh=nh and sm=nm )then d<='1';　　else d<='0';　　end if; 　　end if;</b&g

87、t;　　end process;　　end behave;　　3.6.3 設(shè)計仿真及生成器件　　六路選擇器和數(shù)據(jù)比較器生成器件分別如圖3.6.1、圖3.6.2所示。　　選擇器的左端為輸入，接正常時間和鬧鐘設(shè)定的時間，右端為輸出端，

88、與動態(tài)掃描器相連接，能掃描出正常計數(shù)時間與鬧鐘設(shè)置時間。　　數(shù)據(jù)比較器左端輸入接正常計數(shù)時間的時和分以及鬧鐘設(shè)定實間的時和分，將兩者相比較，如果相同，則右端輸出端d為‘1’，在有時鐘信號的情況下產(chǎn)生鬧鈴。　　圖3.6.1 六路選擇器圖3.6.2 數(shù)據(jù)比較器&l

89、t;b>　　3.7 時鐘頂層圖　　時鐘頂層圖（含鬧鐘）如圖3.7.1所示。　　圖3.7.1 時鐘設(shè)置頂層圖（含鬧鐘）　　四、設(shè)計中遇到的問題及解決方法　　1、問題：下載驗證時數(shù)碼管顯示時間與正常顯示時間相反。<p&g

90、t;　　解決方法：動態(tài)掃描程序出錯，掃描順序與正常顯示時間相反，修改程序，使得其由時高位向秒低位進行掃描。　　2、問題：校準(zhǔn)分鐘時，時鐘也跟著一起跳動。　　解決方法：將分計數(shù)器進位與跟時計數(shù)器相連的二路選擇器間連線上的非門去掉。　　3、問題：加上鬧鐘模塊進行下載驗證時，時位與分位跳動頻率與秒位頻率一樣。</

91、p>　　解決方法：鬧鐘模塊部分的時計數(shù)器與分計數(shù)器給了同樣的時鐘脈沖，加與門（未解決）。　　五、設(shè)計結(jié)果　　時鐘的基本功能可以達(dá)到，時間可以正常顯示，按按鍵s1可以調(diào)節(jié)時鐘的小時，按按鍵s2可以調(diào)節(jié)時鐘的分，按按鍵s3可以對秒位進行清零。鬧鐘功能沒有很好地實現(xiàn)，修改后的電路圖沒有經(jīng)過下載驗

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

數(shù)字邏輯課程設(shè)計---多功能數(shù)字鐘的設(shè)計與實現(xiàn)

文檔簡介

溫馨提示

最新文檔

評論

數(shù)字邏輯課程設(shè)計---多功能數(shù)字鐘的設(shè)計與實現(xiàn)

文檔簡介

溫馨提示

最新文檔

評論

免費下載