數字邏輯電路課程設計---8人搶答器

1、<p>　　數字電子技術課程設計</p><p>　　----------8人搶答器</p><p>　　系 別: 計算機科學系</p><p>　　專 業(yè): 計算機科學與技術</p><p>　　指 導 老 師: </p><p>　　班 級: 08計本（2）&

2、lt;/p><p>　　姓 名:</p><p>　　學 號: </p><p>　　成 績 等 級:_______________</p><p>　　2 0 0 9 年 12 月 </p><p><b>　　目錄</b></p><

3、p><b>　　實驗目的</b></p><p>　　--------------------------------------------- 2</p><p><b>　　設計任務要求</b></p><p>　　--------------------------------------------- 2&l

4、t;/p><p><b>　　設計方案</b></p><p>　　--------------------------------------------- 3</p><p><b>　　4.設計和實現過程</b></p><p>　　--------------------------------

5、------------- 5 </p><p>　　5.課程設計的經驗和體會</p><p>　　--------------------------------------------- 10 </p><p><b>　　6.寫在最后</b></p><p>　　-------------------------

6、-------------------- 11 </p><p><b>　　實驗目的</b></p><p>　　要求學生熟練地使用已學的數字電子技術，連接出要求的電路，同時也是對于數字電</p><p>　　子技術工作原理有更好的認識。熟悉同種芯片的多種功能。課程設計需要掌握更多的連接電</p><p>　　路的技

7、巧，在連接一個較為大的電路的時候，通常找錯誤是很困難的，在課程設計中，也可</p><p>　　以同學尋找錯誤的能力。也是對于數字電子技術的提高的一種方式。為今后設計更多樣化的</p><p>　　電路打下扎實的基礎。</p><p><b>　　二.設計任務要求</b></p><p><b>　　1．基本功

8、能</b></p><p>　　（1）設計一個智力競賽搶答器，可同時供8名選手或8個代表隊參加比賽，他們的編號分別時0、1、2、3、4、5、6、7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應，分別是S0、S1、S2、S3、S4、S5、S6、S7。</p><p>　?。?）給節(jié)目主持人設置一個控制開關，用來控制系統(tǒng)的清零（編號顯示數碼管滅燈）和搶答的開始。</p>

9、;<p>　?。?）搶答器具有數據鎖存和顯示功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其它選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統(tǒng)清零為止。</p><p><b>　　2．擴展功能</b></p><p>　?。?）搶答器具有定時搶答的功能，且一

10、次搶答的時間可以由主持人設定（如30s）。當節(jié)目主持人啟動“開始”鍵后，要求定時器立即減計時，并用顯示器顯示，同時揚聲器發(fā)出短暫的聲響，聲響持續(xù)時間0.5s左右。</p><p>　?。?）參賽選手在設定的時間內搶答，搶答有效，定時器停止工作，顯示器顯示選手的編號和搶答時刻的時間，并保持到主持人將系統(tǒng)清零為止。</p><p>　?。?）如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無

11、效，系統(tǒng)短暫報警，并封鎖輸入電路，禁止選手超時后搶答，時間顯示器顯示00。</p><p><b>　　三、設計方案</b></p><p><b>　　電路組成框圖：</b></p><p><b>　　搶答電路</b></p><p>　　搶答電路的功能有兩個：一是能分辯

12、出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，供譯碼顯示電路用；二是要使其它選手的按鍵操作無效。</p><p>　　使用74LS148優(yōu)先編碼器、74LS279基本RS觸發(fā)器可以實現第一信號鑒別、鎖存功能。</p><p>　?。〒尨痣娐芳捌涔ぷ髟硪娭笇髲土暰幋a器74148、RS觸發(fā)器74279的邏輯功能。）</p><p><b>　　定時電路&

13、lt;/b></p><p>　　節(jié)目主持人根據搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數器進行預置，選用十進制同步加/減計數器74LS192進行設計，計數器的時鐘脈沖由秒脈沖電路提供。</p><p>　?。ǘ〞r電路及其工作原理見指導書，要求復習十進制可逆計數器74192的邏輯功能）</p><p><b>　　3、控制及報警電路

14、</b></p><p>　　控制電路是搶答器設計的關鍵，它要完成以下三項功能：</p><p>　　（1）主持人將控制開關撥到“開始”位置時，揚聲器發(fā)聲，搶答電路和定時電路進入正常搶答工作狀態(tài)。</p><p>　?。?）當參賽選手按動搶答鍵時，揚聲器發(fā)聲，搶答電路和定時電路停止工作。</p><p>　?。?）當設定的搶答時間

15、到，無人搶答時，揚聲器發(fā)聲，同時搶答電路和定時電路停止工作。</p><p>　　（控制電路及其工作原理見指導書，其中CTR表示是否有選手搶答，CTR=1有，CTR=0沒有；BO2*表示搶答時間是否結束，BO2*=1沒結束，BO2*=0結束；ST*表示是否允許選手搶答，ST*=0允許，ST*=1不允許；CPD*為減計數脈沖。）</p><p><b>　??；</b>

16、</p><p>　　即：只有在沒有選手搶答且搶答時間沒有結束的情況下，才允許搶答（=0），倒計時電路才工作（）。</p><p>　　報警控制信號PR：持續(xù)0.5S左右的正脈沖，當PR為高電平時，產生報警信號</p><p>　　根據要求，在以下三種情況下報警：</p><p>　　主持人宣布搶答開使，此時控制開關S由0變1，產生上升沿。&

17、lt;/p><p>　　在規(guī)定搶答時間內，有選手搶答，此時由1變0，產生下降沿。</p><p>　　搶答時間結束，此時由1變0，產生下降沿。</p><p>　　所以，將上述三個信號分別接74121三個觸發(fā)端A, B, C即可產生報警控制信號PR。電路圖見指導書。</p><p><b>　　四、設計和實現過程</b>&l

18、t;/p><p><b>　　搶答電路</b></p><p>　　74148是一個八線-三線優(yōu)先級編碼器。如圖所示的是八線-三線編碼器74148的引腳圖。</p><p>　　74148優(yōu)先編碼器為16腳的集成芯片，除電源腳VCC(16)和GND(8)外，其余輸入、輸出腳的作用和腳號如圖中所標。其中I0—I7為輸入信號，A2,A1,A0為三位二進

19、制編碼輸出信號，IE是使能輸入端，OE是使能輸出端，GS為片優(yōu)先編碼輸出端。當使能輸入IE=1時，禁止編碼、輸出(反碼)： A2,A1,A0為全1。當使能輸入IE=0時，允許編碼，在I0～I7輸入中，輸入I7優(yōu)先級最高，其余依次為：I6,I5,I4,I3,I2,I0，I0等級排列。</p><p>　　74279是一個基本RS觸發(fā)器，其引腳圖如下圖所示：</p><p>　　功能為：四個鎖

20、存器中有兩個具有置位端（SA，SB）。當S為低電平、R為高電平時，輸出端（Q）為高電平。當S為高電平、R為低電平時,Q</p><p>　　為低電平。當S和R均為高電平時，Q被鎖在已建立的電平。當S和R均為低電平時，Q為穩(wěn)定的高電平狀態(tài)。對SA和SB，S的低電平表示只要有一個為低電平，S的高電平表示SA和SB均為高電平。</p><p>　　當主持人控制開關處于“清除”位置時，RS觸發(fā)器的

21、R*端為低電平，輸出端（4Q～1Q）全部為低電平。顯示器燈滅：74LS148的選通輸入端ST*=0，74LS148處于工作狀態(tài)，此時鎖存電路不工作。當主持人開關撥到“開始”位置時，優(yōu)先編碼電路和鎖存電路同時處于工作狀態(tài)，即搶答器處于工作狀態(tài)，等待輸入端I7～I0輸入信號，當有選手將鍵按下時（如按下S5），74Ls148的輸出Y2*Y1*Y0*=010，Yex*=0，經過RS鎖存器后，CTR=1，B1*=1，74LS279處于工作狀態(tài)，4

22、Q3Q2Q=101，顯示器顯示“5”。此外CTR=1，使74LS148的ST*端為高電平，74LS148處于禁止工作狀態(tài)，封鎖了其他按鍵的輸入。當按下的鍵松開后，74LS148的Yex*為高電平，但由于CTR維持高電平不變，所以74LS148仍處于禁止工作狀態(tài)，其他按鍵的輸入信號不會被接收。這就保證了搶答者的優(yōu)先以及搶答電路的準確性。當優(yōu)先搶答者回答完問題后，由主持人操作控制開關S，使搶答電路復位，以方便進行下一輪搶答。</p&g

23、t;<p><b>　　完整電路</b></p><p><b>　　定時電路</b></p><p>　　節(jié)目主持人根據搶答題的難易程度，設定一次搶答的時間，通過預置時間電路對計數器進行預置，選用十進制同步加/減計數器74LS192進行設計，計數器的時鐘脈沖由秒脈沖電路提供。74LS192是同步十進制可逆計數器，它具有雙時鐘輸入，

24、并具有清除和置數等功能，其引腳排列及邏輯符號如下所示：</p><p>　　圖中：LOAD置數端，CTR為加計數端,DOWN為減計數端,CO為非同步進位輸出端,BO為非同步借位輸出端，A、B、C、D為計數器輸入端，QA、QB、QC、QD為數據輸出端。</p><p>　　當主持人控制開關處于“清除”位置時，74LS192的“置數”端為低電平，輸出端輸出所置數。顯示器顯示所置的數；當主持人開

25、關撥到“開始”位置時，置數端與清零端都無效，74LS192開始工作，當有一個CP脈沖到來時，計數器減一，當個位全為零時，BO產生一個脈沖，使十位的計數器減一。</p><p><b>　　報警電路:</b></p><p>　　74LS121芯片是一種常用的非重觸發(fā)單穩(wěn)態(tài)觸發(fā)器，常用在各種數字電路和單片機系統(tǒng)的顯示系統(tǒng)之中，他采用了施密特觸發(fā)輸入結構，這使得74LS1

26、21的抗干擾能力大大的加強,下面是引腳圖和功能表。</p><p>　　主持人控制開關從“清零”位置撥到“開始”位置時，此時S產生一個下降沿，Yex*=BO2*=“1”,報警電路接通，有響聲提示。同時來自于74LS279的輸出CTR=“0”，經非門，A=“1”，則從555輸出端來的時鐘信號CP能夠加到74LS279的CPD時鐘輸入端，定時電路進行遞減計時。在定時時間未到時，來自于74LS192的借位輸出端BO2*

27、=“1”，實現a的要求。當選手在定時時間內按動搶答按鍵時，Yex*產生一個下降沿，并且BO2=S=“1”，報警器接通。CTR=“1”，經非門反相，A=“0”，封鎖CP信號，定時器處于保持狀態(tài)；同時，ST*=1，74LS148處于禁止狀態(tài)，從而實現了b的功能。當定時的時間到時，來自74LS192的BO2*=0，產生下降沿，報警產生。并且ST*=1，74LS148處于禁止工作狀態(tài)，禁止選手進行搶答。同時封鎖CP信號，使定時電路保持00狀態(tài)不

28、變，從而c功能實現</p><p><b>　　電路的仿真結果：</b></p><p>　　電路初始時（搶答未開始）的波形圖</p><p><b>　　搶答開始時的波形圖</b></p><p><b>　　有人搶答的波形圖</b></p><p>

29、　　無人搶答，超時的波形圖</p><p>　　根據實驗室所提供的器材，按照電路圖連接實物電路。連接好后，調試電路是否滿足實際的要求。</p><p><b>　　實物電路的調試：</b></p><p>　　1、按照軟件調試好的電路圖接線，首先將基礎搶答器連好，注意74148的Ys*端不接，74279的1、5、10、14端接開關，由于該搶答器

30、為8位選手搶答，所以接顯示器時最高位要接“0”。驗證基礎搶答器的功能，當有一個選手搶答時，驗證該選手的序號是否被鎖存，即當有其他選手搶答時，顯示器上是否有其他選手的序號。</p><p>　　2.驗證定時器的基本功能，按照電路圖接好基本定時電路。將置數端接在開關上，當開關為“0” 時，置數端接通，開始置數，當開關為“1”時，無法置數。個位的信號輸入端接cp時鐘，將個位數的借位端接在十位的信號輸入端，當個位為0時，

31、向十位借位，此時十位減一。在十位減計數到0時，當再來一個CP脈沖時，十位與個位均變?yōu)?。繼續(xù)開始減計數。</p><p>　　3、連接控制電路，其中的74LS00用74LS10代替，剩下的一位接“1”。將定時器的開關與搶答器的開關公用一個開關，接好后調試8人搶答器的基本功能，當開關復位時，所有器件全部還原，當有人搶答時，顯示器顯示搶答選手的序號，并封鎖其他選手搶答，定時器此時不再減計數，當時間到時還無人搶答則封鎖

32、選手搶答，并不再減計時。</p><p>　　在連接電路時遇到的問題：</p><p>　　開始時的電路不具有鎖存功能；</p><p><b>　　時間的顯示不正常；</b></p><p>　　按動復位開關時沒有警報。</p><p>　　以上的幾個問題已在實驗中解決。</p>

33、<p>　　五、課程設計的經驗和體會</p><p>　　在這次課程設計中，我遇到的許多問題都是基礎的問題：如時間的不正常顯示，電線短路等等。由于書本上關于其知識很少，所以我們只好自己去自主學習。我就是通過網絡查閱的資料，并且從網上下載了許多有用的圖片才得以解決許多問題的。</p><p>　　雖然此次課程設計是小組合作，但在設計電路、連接電路過程中，可以用集思廣益來形容，有問題

34、大家共同思考。特別是在連接實物電路的時候，實際的電路和電腦上模</p><p>　　擬電路還是有不同的。那些不同之處的連接，同學之間相互交流看法，通過實驗來驗證對錯。</p><p>　　在當今，無論進入什么樣的單位，都需要團隊合作。課程設計為同學提供了合作的一個平臺。</p><p>　　所以，積極地完成課程設計，學到的不僅僅是知識。</p><

35、;p>　　課程設計鞏固了我們平時所學的知識，還鍛煉了我們的實踐能力。在連接實物電路時，有的連接就是大膽的假設，然后驗證，對否那是次要的，關鍵是鍛煉了自己敢于創(chuàng)新的精神。這符合著我們朝創(chuàng)新型人才去發(fā)展。</p><p><b>　　寫在最后</b></p><p>　　截止到現在，這個課程設計已經算是基本完成了。不過忙了一個半星期總該有個結果的，我想這次課程設計的

36、作品我做的不是很好，不過應該多多少少勉強能湊合過去的。不過不論是電路本身還是功能上基本還是一個自己馬馬虎虎但是還是不可以接受的水平，不過也是因為時間倉促，這次課程設計的調試花了太久的時間都是不應該的，不過好在并沒有因此影響到進程，應該還算還行的吧。</p><p>　　在這次課程設計過程中，我要特別感謝我的指導老師——xx老師，從這學期剛開始時他就一直在幫助我以使我提高專業(yè)知識的水平，是他為我的專業(yè)課程鋪平了道路