課程設計---數字鐘的設計與制作

1、<p>　　數字電子技術課程設計報告</p><p>　　題 目： 數字鐘的設計與制作 </p><p><b>　　一 設計目的</b></p><p>　　1 進一不了解組合邏輯電路和時序電路。</p><p>　　2 熟悉數字鐘的組成以及工作原理。</p><p&g

2、t;　　3 熟悉集成電路的引腳安排，如何在實驗箱上接線，接線時應注意什么。</p><p><b>　　二 設計要求</b></p><p><b>　　設計指標</b></p><p>　　時間以24小時為一個周期；</p><p><b>　　顯示時、分、秒；</b>

3、</p><p>　　具有較時功能，可以分別對時及分進行單獨較時，使其校正到標準時間；</p><p>　　計時過程具有報時功能，當時間到達整點前5秒進行蜂鳴報時；</p><p>　　為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供標準時間基準信號；</p><p><b>　　設計要求</b></p><

4、;p>　　畫出電路原理圖（或仿真電路圖）；</p><p><b>　　元器件及參數選擇；</b></p><p><b>　　電路仿真與調試；</b></p><p>　　PCB文件生成與打印輸出；</p><p>　　在面包板上安裝此線路并進行調試；</p><p>

5、;　　制作要求 自行裝配和調試，并能發(fā)現問題和解決問題。</p><p>　　4 編寫設計報告 寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。</p><p>　　答辯 在規(guī)定的時間內，完成敘述并回答提問。</p><p><b>　　三 工作原理</b></p><p>

6、　　1 數字鐘的構成</p><p>　　數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩(wěn)定。通常使用石英晶體振蕩器電路構成數字鐘。圖 3—1所示為數字鐘的一般構成框圖。</p><p>　　圖3—1 數字種組成框圖</p><p&g

7、t;　?、?晶體振蕩器電路　　晶體振蕩器電路給數字鐘提供一個頻率穩(wěn)定準確的32768Ｈz的方波信號，可保證數字鐘的走時準確及穩(wěn)定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。</p><p>　　⑵ 分頻器 分頻器電路將32769Hz的高頻方波信號經32768（215）次分頻后得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。</p>

8、;<p>　?、?時間計數器電路　　時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。</p><p>　?、?譯碼驅動電路　　 譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態(tài)，并且為保證數碼管正常工作提供足夠

9、的工作電流。</p><p>　?、?數碼管　　 數碼管通常有發(fā)光二極管（LED）數碼管和液晶（LCD）數碼管，本設計提供的為ＬＥＤ數碼管。</p><p><b>　　數字種的工作原理</b></p><p>　　1） 晶體振蕩器電路</p><p>　　晶體振蕩器是構成數字式時鐘的核心，它保證

10、了時鐘的走時準確及穩(wěn)定。</p><p>　　一般輸出為方波的數字式晶體振蕩器電路通常有兩類，一類是用ＴＴＬ門電路構成；另一類是通過ＣＭＯＳ非門構成的電路，如圖3—2所示，從圖上可以看出其結構非常簡單。該電路廣泛使用于各種需要頻率穩(wěn)定及準確的數字電路，如數字鐘、電子計算機、數字通信電路等。</p><p>　　圖 3—2 CMOS晶體振蕩器</p><p>　　圖

11、3—2所示電路中，ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。C1、C2均為30pF，當要求頻率準確度和穩(wěn)定度更高時，還可接入校正電容并采取溫度補償措施。由于CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為10MΩ。較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性。非門

12、電路可選74HC00或74HC04等。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準確性，從而保證了輸出頻率的穩(wěn)定和準確。</p><p>　　2） 分頻器電路</p><p>　　通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到１Ｈz的秒信號輸入，需要對振蕩

13、器的輸出信號進行分頻。</p><p>　　為了盡量減少元器件數量，可選用多極２進制計數電路CD4060，ＣＤ４０６０計數為１４級２進制計數器，可以將３２７６８ＨZ的信號分頻為２ＨZ，其內部框圖如圖　3—3所示，從圖中可以看出，ＣＤ４０６０的時鐘輸入端兩個串接的非門，因此在ＣＰ０和ＣＰ０之間接入振蕩器外接元件可實現振蕩，并利用時計數電路中多一個２分頻器（后述）可實現１５級２分頻，即可得１ＨZ信號。</p&g

14、t;<p>　　圖3—3 CD4060內部框圖</p><p>　　3） 時間計數電路</p><p>　　一般采用１０進制計數器來實現時間計數單元的計數功能。為減少器件使用數量，可選７４ＨＣ３９０，其內部邏輯框圖如圖3—4所示。該器件為雙２—５－１０異步計數器，并且每一計數器均提供一個異步清零端（高電平有效）。</p><p>　　圖3—4

15、 74HC390內部框圖</p><p>　　秒個位計數單元為１０進制計數器，無需進制轉換，只需將ＱＡ與ＣＰＢ（下降沿有效）相連即可。ＣＰＡ（下降沒效）與１ＨZ秒輸入信號相連，Ｑ３可作為向上的進位信號與十位計數單元的ＣＰＡ相連。</p><p>　　秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接方法如圖3—5所示，其中Ｑ２可作為向上的進位信號與分個

16、位的計數單元的ＣＰＡ相連。</p><p>　　圖3—5 十進制—六進制計數器轉換電路</p><p>　　分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，只不過分個位計數單元的Ｑ３作為向上的進位信號應與分十位計數單元的ＣＰＡ相連，分十位計數單元的Ｑ２作為向上的進位信號應與時個位計數單元的ＣＰＡ相連。</p><p>　　時個位計數單元電路結構仍

17、與秒或個位計數單元相同，但是要求，整個時計數單元應為１２進制計數器，不是１０的整數倍，因此需將個位和十位計數單元合并為一個整體才能進行１２進制轉換。利用１片７４ＨＣ３９０實現１２進制計數功能的電路如圖3—6所示。</p><p>　　另外，圖3—6所示電路中，尚余－２進制計數單元，正好可作為分頻器２ＨZ輸出信號轉化為１ＨZ信號之用。</p><p>　　圖3—6 十二進制計數器電路<

18、/p><p><b>　　譯碼驅動及顯示單元</b></p><p>　　計數器實現了對時間的累計以8421BCD碼形式輸出，為了將計數器輸出的8421BCD碼顯示出來，需用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，一般這種譯碼器通常稱為7段譯碼顯示驅動器。</p><p>　　常用的7段譯碼顯示驅動器有CD45

19、11。</p><p>　　本次設計中選擇ＣＤ４５１１作為顯示譯碼電路；選擇ＬＥＤ數碼管作為顯示單元電路。</p><p><b>　　校時電路</b></p><p>　　根據要求，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。若門電路采用TTL型，則可省去電

20、阻R1和R2。與或非門可選74HC15，非門則可選74HC00或74HC04等。圖3—7所示即為用COMS與或非門實現的時或分校時電路，圖中，In1端與低位的進位信號相連；In2端與校正信號相連，校正信號可直接取自分頻器產生的1HZ或2HZ（不可太高或太低）信號；輸出端則與分或時個位計時輸入端相連。如圖3—7所示，當開關打向下時，因為校正信號和0相與的輸出為0，而開關的另一端接高電平，正常輸入信號可以順利通過與或門，故校時電路處于正常計

21、時狀態(tài)；當開關打向上時，情況正好與上述相反，這時校時電路處于校時狀態(tài)。顯然，這樣的校時電路需要兩個。</p><p>　　圖3—7所示校時電路存在開關抖動問題，使電路無法正常工作，因此實際使用時，須對開關的狀態(tài)進行消除抖動處理。通常采用基本RS觸發(fā)器構成開關消抖動電路，如圖3—7所示即為帶有該電路的校正電路。</p><p>　　另外，在對分進行校時時應不影響時計數器的現狀態(tài)，即當分校時時

22、，如果產生進位應該不影響時計數的計數或不產生進位作用，因此，可用分校時時RS觸發(fā)器的0輸出狀態(tài)來封鎖。進位輸入信號。74HC51正好為3—3輸入的與或非門，多出的輸入端可作為封鎖信號輸入之用。</p><p>　　圖3—7 帶有消抖動電路的校正電路</p><p><b>　　整點報時電路</b></p><p>　　根據要求，電路應在整點前1

23、0秒鐘內開始整點報時，即當時間在59分50秒到59分59秒期間時，報時電路報時控制信號。</p><p>　　當時間在59分50秒到59分59秒期間時，分十位、分個位和秒十位均保持不變，分別為5、9和5，因此可將分計數器十位的QＣ和QＡ 、個位的QＤ和QＡ及秒計數器十位的QＣ和QＡ相與，從而產生報時控制信號。</p><p>　　報時電路可選74HC30來構成。74HC30為8輸入與非門。

24、</p><p>　　選蜂鳴器為電聲器件，蜂鳴器是一種壓電電聲器件，當其兩端加上一個直流電壓時酒會發(fā)出鳴叫聲，兩個輸入端是極性的，其較長引腳應與高電位相連。</p><p>　　與非門74HC30輸出端應與蜂鳴器的負極相連，而蜂鳴器的正極則應與電源相連</p><p><b>　　四 元器件</b></p><p&g

25、t;　　本課程設計共用到材料有：</p><p>　　網絡線2米/人 CD4060集成塊1塊</p><p>　　74HC390集成塊3塊 74HC51集成塊1塊</p><p>　　共陰八段數碼管6個 74HC00集成塊4塊</p><p>　　CD4511集成塊6

26、塊 鑷子1把</p><p>　　剪刀1把 10MΩ電阻5個</p><p>　　74HC390集成塊3塊 74HC30集成塊1塊</p><p>　　500Ω電阻14個 30p電容2個</p><p>　　32.768k時鐘

27、晶體1個 四連面包板1塊</p><p><b>　　附：面包板結構圖</b></p><p>　　WB—1系列面包板之電源座（邊系）彈片是由每25個插孔連接在一起的彈片組裝而成的。</p><p>　　五列為一組，共有兩組，組與組不相通，列與列相通，行與行不通。</p><p><b>　

28、　X與Y</b></p><p><b>　　引腳</b></p><p>　　2） 集成快引腳排列圖</p><p>　　五 各功能塊電路圖</p><p>　　1） 通過4511測試數碼管的好壞，如圖5—1</p><p>　　圖5—1 4511驅動電路

29、</p><p>　　2） 4060構成脈沖發(fā)生及分頻 如圖5—2</p><p><b>　　圖5—2</b></p><p>　　3） 74390 構成十進制計數器如圖5—3</p><p><b>　　圖5—3</b></p><p>　　4） 74

30、390構成六進制計數器如圖5—4</p><p><b>　　圖5—4</b></p><p>　　5） 74390構成六十進制計數器如圖5—5</p><p><b>　　圖5—5</b></p><p>　　6） 雙六十進制電路如圖5—6</p><p&g

31、t;<b>　　圖5—6</b></p><p>　　7） 校時電路（分校時時，不會進位到小時）如圖5—7</p><p><b>　　圖5—7</b></p><p>　　8） 十二小時計數器如圖5—8</p><p><b>　　圖5—8</b></

32、p><p>　　9） 分頻—晶振電路如圖5—9</p><p><b>　　圖5—9</b></p><p>　　整點報時電路如圖5—10</p><p><b>　　圖5—10</b></p><p>　　六 總接線元件布局簡圖</p><

33、p>　　總接線電路圖要求具有12小時制數字鐘，計數器，并具有整點報時功能，分</p><p>　　與時校正功能，以及正確的頻率（1HZ）。</p><p>　　七 芯片連接圖</p><p>　　八 設計總結</p><p>　　實驗中遇到的問題及解決方法</p><p>　　實驗中遇到的最大

34、問題不是不會接線，而是所接的線是否相同，又或者芯片接觸是否良好。我在做實驗過程中，也碰到了類似的問題。如在做整點報時電路中，本應該在分的十位和個位以及秒的十位為5，9，5時，蜂鳴器才會叫，而我有三種情況會叫（1，9，5；3，9，5；5，9，5）。會發(fā)生這種情況，應該是芯片74HC30D中的引腳1和2有問題?？晌易屑殭z查，接線是對的，那哪里出問題了。我再用萬用表測量這兩個引腳與對應的引腳是否相同，結果顯示是相同的。那就沒理由會發(fā)生這三種情

35、況了。而別的毛病又找不到，只好再把問題投向這引腳1和2。我把與引腳1，引腳2相連的線拔了，用臨時線搭一下。再來測量，居然正確了。這就怪了。前面線也相同的，沒道理出錯啊。唯一能給出的解釋就是我不是用一根線就把它們給連起來，而是通過介質把他們連起來。那樣做，是為了整體能夠更美觀。那想的到美麗的背后竟然是錯誤。</p><p>　　至于碰到的芯片接觸問題，則出現在最后驗收過程中。校時，蜂鳴都好好的，偏偏分不會進位到時。

36、也不知道當時十二小時計數器的分怎么進位到時去的呢。檢查，再檢查，還是不會進位。沒辦法，只能去請教老師。最后發(fā)現由74HC30D中的引腳8，6引出到74HC00D，而這74HC00D上的引腳12，13是低電平，而正常顯示應該是高電平。老師就把這芯片重新插可一次，不用說，正常進位。</p><p>　　這兩類問題遇到的人特別多。還有不少數問題存在，如沒有接高電平，低電平，看錯引腳位置等等。</p>&l

37、t;p><b>　　設計體會</b></p><p>　　在設計電路時，應先仿真，再接線。但仿真與實際操作有所不同。有時，在仿真中不能實現的。在實際操作中卻是不行的，如在本次實驗十進制器，74390本身就是一個十進制器。在實際操作中無需反饋電路即可實現十進制。但在仿真中，一定要有反饋電路才能實現。所以仿真與實際操作有所不同。有時，達到的效果也不同。如在本次實驗分頻—晶振電路，實際操作中

38、用2HZ 的頻率比仿真200HZ 頻率速度要快得多了。</p><p><b>　　3） 設計建議</b></p><p>　　在給定一個電路圖時，老師應該多講講工作原理，使同學更能掌握實驗的過程。以達到實驗目的。做實驗，難免會出錯。有時候，我們所學的知識根本檢查不出問題的所在。這就希望老師能提醒我們一下，一來可以順利完成實驗，二來也可以增加知識。</p&g