數(shù)電課程設(shè)計(jì)---交通燈控制電路

1、<p><b>　　數(shù)電課程設(shè)計(jì)報(bào)告</b></p><p>　　--------交通燈控制電路</p><p>　　第一章設(shè)計(jì)指標(biāo)…………………………………….... 2設(shè)計(jì)指標(biāo)……………………………………………………………第二章 系統(tǒng)概述…………………………………… .. 2.1設(shè)計(jì)思想………………………………………………………….. 2.2可行

2、性論證……………………………………………. 2.3各功能的組成………………………………………………………2.4總體工作過程………………………………………………………第三章 單元電路設(shè)計(jì)與分析……………………………3.1各單元電路的選擇………………………………………………3.2設(shè)計(jì)及工作原理分析………………………………………………第四章 電路的組構(gòu)與調(diào)試…………………………………... 4.1 遇到的主要問題……………………

3、…………………………….. 4.2 現(xiàn)象記錄及原因分析……………………………………………. 4.3 解決措施及效果 …………………………………………………4.4 功能的測(cè)試方法、步驟、設(shè)備、記錄的數(shù)據(jù)……………………第五章 結(jié)束語……………………………………………………5.1對(duì)設(shè)計(jì)題目的結(jié)論性意見及進(jìn)一步改</p><p><b>　　第一章設(shè)計(jì)指標(biāo)：</b></p>

4、<p>　　時(shí)序邏輯電路具有記憶功能，含有有限狀態(tài)的時(shí)序電路被稱為“狀態(tài)機(jī)”，其特點(diǎn)是電路狀態(tài)按一定的規(guī)律周期性循環(huán)變化。交通燈控制電路是一個(gè)典型的有限狀態(tài)機(jī)控制電路，交通干路道口的紅、綠、黃三色燈根據(jù)不同的控制要求有規(guī)律周期性亮滅變化，各燈的亮滅持續(xù)時(shí)間也因干道的繁忙程度有所不相同。所以交通燈控制電路必須對(duì)狀態(tài)變化規(guī)律和狀態(tài)持續(xù)。</p><p>　　設(shè)計(jì)一個(gè)十字路口交通燈控制電路，要求東西、南北兩

5、條干道的紅、綠、黃三色的交通燈按如下表的要求循環(huán)變化，并以倒計(jì)時(shí)的方式指示干道通行（或禁行）的維持時(shí)間。設(shè)計(jì)的控制部分以FPGA實(shí)現(xiàn)，用6個(gè)發(fā)光二極管模擬東西、南北兩個(gè)方向的紅、綠、黃交通燈。用2個(gè)七段數(shù)碼顯示器顯示干道的通行（禁行）時(shí)間。</p><p>　　表一 交通燈控制要求</p><p><b>　　附加實(shí)驗(yàn)：</b></p><p&

6、gt;　　在原有基本實(shí)驗(yàn)的基礎(chǔ)上，增加?xùn)|西轉(zhuǎn)彎、南北轉(zhuǎn)彎的紅、綠、黃三色的交通燈，其邏輯如下表所示，按照下表的要求循環(huán)變化。設(shè)計(jì)的控制部分以FPGA實(shí)現(xiàn)，用12個(gè)發(fā)光二極管模擬東西、南北、東西轉(zhuǎn)彎、南北轉(zhuǎn)彎的紅、綠、黃交通燈。用2個(gè)七段數(shù)碼顯示器顯示干道的通行（禁行）時(shí)間。</p><p>　　表二 轉(zhuǎn)彎燈控制要求</p><p><b>　　第二章 系統(tǒng)概述</b&g

7、t;</p><p><b>　　2.1 設(shè)計(jì)思想</b></p><p>　　基于FPGA的交通燈系統(tǒng)控制設(shè)計(jì)包括4大模塊，分別為脈沖發(fā)生、狀態(tài)定時(shí)、交通燈閃爍的控制、閃爍時(shí)間的控制，基本原理如圖1所示。</p><p><b>　　2.2 可行性論證</b></p><p>　　該設(shè)計(jì)的交通燈控

8、制分為6個(gè)狀態(tài)。由于各狀態(tài)持續(xù)時(shí)間不同，所以電路的核心控制部分是狀態(tài)機(jī)和定時(shí)器，狀態(tài)機(jī)在定時(shí)器觸發(fā)下周期性循環(huán)，狀態(tài)碼控制6個(gè)燈以一定的規(guī)律變化。變化情況如圖2所示。</p><p>　　系統(tǒng)脈沖由FPGA開發(fā)板晶振經(jīng)過分頻電路實(shí)現(xiàn)。狀態(tài)定時(shí)由74190可逆十進(jìn)制計(jì)數(shù)器和T’觸發(fā)器實(shí)現(xiàn)，只要置數(shù)合理，翻轉(zhuǎn)信號(hào)到位，就可以使電路在東西(I)、南北(J)兩個(gè)控制狀態(tài)間翻轉(zhuǎn)。紅、黃、綠燈的閃爍由7485數(shù)字比較器和組合

9、邏輯控制，其中7485數(shù)字比較器用于比較計(jì)數(shù)器當(dāng)前持續(xù)狀態(tài)和所需要的狀態(tài)全部時(shí)間，并做出相應(yīng)的變化。組合邏輯控制由AHDL文件編寫真值表實(shí)現(xiàn)。時(shí)間顯示由AHDL文件編寫真值表實(shí)現(xiàn)，輸入正確的邏輯，七段譯碼電路即能得到正確的時(shí)間顯示。</p><p>　　2.3 各功能的組成</p><p>　　整個(gè)電路可以分為4大部分，包括脈沖發(fā)生、狀態(tài)定時(shí)、時(shí)間顯示和數(shù)字比較一組合邏輯控制。</p

10、><p>　　2.3.1 脈沖發(fā)生</p><p>　　脈沖發(fā)生器為整個(gè)系統(tǒng)提供驅(qū)動(dòng)，將輸入端分配給FPGA實(shí)驗(yàn)板的PIN55引腳，則會(huì)由實(shí)驗(yàn)板上產(chǎn)生頻率為10 MHz的輸入脈沖，用7片7490，每一級(jí)都構(gòu)成10分頻電路產(chǎn)生1MHZ，100KHZ,10KHZ,1KHZ,100HZ,10HZ,1HZ 7種占空比為50%的脈沖信號(hào)，根據(jù)不同的需要連接不同的頻率。</p><p&

11、gt;　　2.3.2 狀態(tài)定時(shí)</p><p>　　狀態(tài)定時(shí)可由預(yù)置BCD碼初值的74190級(jí)聯(lián)實(shí)現(xiàn)，構(gòu)成減計(jì)數(shù)器。級(jí)聯(lián)原則是：低位計(jì)數(shù)器從全0狀態(tài)變?yōu)樽畲蟠a值狀態(tài)時(shí)可使高位計(jì)數(shù)器減1。級(jí)聯(lián)方式分為異步和同步兩種，本文采取的是異步級(jí)聯(lián)方式，即低位計(jì)數(shù)器溢出信號(hào)控制高位計(jì)數(shù)器的記數(shù)脈沖輸入端?？筛鶕?jù)計(jì)數(shù)器的時(shí)鐘觸發(fā)方式，在低位計(jì)數(shù)器狀態(tài)碼從全“0”變?yōu)樽畲蟠a值的瞬間，為高位計(jì)數(shù)器提供有效的計(jì)數(shù)脈沖邊沿。具體做法是將

12、低片位的溢出信號(hào)RCON端口接到高片位的計(jì)數(shù)脈沖CLK，實(shí)現(xiàn)兩位BCD碼的置數(shù)、翻轉(zhuǎn)和借位，使系統(tǒng)表示的數(shù)字能在22～16之間循環(huán)。74190功能說明：(1)GN為計(jì)數(shù)器使能控制端，低電平有效。當(dāng)GN為高電平時(shí)，禁止計(jì)數(shù)。(2)DNUP為計(jì)數(shù)方式控制，接高電平為減計(jì)數(shù)，接低電平為加計(jì)數(shù)。(3)LDN為異步預(yù)置數(shù)控制。當(dāng)LDN為低電平時(shí)，計(jì)數(shù)器狀態(tài)QD，QC，QB，QA分別等于D，C，B，A。(4)計(jì)數(shù)器位序由高至低順序?yàn)镼D，

13、QC，QB，QA。QD為最高位MSB，QA為最低位LSB。(5)計(jì)數(shù)脈沖CLK上升沿有效。(6)當(dāng)計(jì)數(shù)器輸出QDQCQBQA為十進(jìn)制加計(jì)數(shù)的最大狀態(tài)碼“1001”或?yàn)闇p計(jì)數(shù)的最小狀態(tài)碼全“0”</p><p>　　時(shí)間顯示模塊主要運(yùn)用的是動(dòng)態(tài)掃描顯示技術(shù)。</p><p>　　動(dòng)態(tài)掃描顯示主要用到的模塊有數(shù)據(jù)選擇，分頻器，計(jì)數(shù)器以及七段顯示譯碼。</p><p>

14、;　　本實(shí)驗(yàn)中數(shù)據(jù)選擇用的是74153M選擇器，分頻器是本實(shí)驗(yàn)開頭設(shè)計(jì)的多分頻模塊。</p><p>　　74153M：GN為使能端，C0,C1,C2,C3為四個(gè)輸入端，A,B為地址控制端，Y輸出的為C0C1C2C3中的其中一個(gè)，A,B端與分配器相連接。</p><p>　　2.3.4 數(shù)字比較器</p><p>　　該模塊將狀態(tài)定時(shí)模塊輸出的時(shí)間與時(shí)間節(jié)點(diǎn)進(jìn)行比較

15、，從而確定電路處于22 s或者16 s的具體的某個(gè)狀態(tài)。由表1可知，東西(I)或南北(J)的控制狀態(tài)都有3個(gè)階段的控制邏輯，分別對(duì)應(yīng)3個(gè)時(shí)間段：1～3 s，4～6 s和大于6 s，因此，采用數(shù)字比較器進(jìn)行比較，確定定時(shí)值小于4 s或大于6 s，方法如圖3所示，采用4片7485數(shù)字比較器，兩兩級(jí)聯(lián)，其中一個(gè)由狀態(tài)定時(shí)模塊的輸出與4即二進(jìn)制0100比較；另一個(gè)由狀態(tài)定時(shí)模塊的輸出與6即二進(jìn)制0110比較。 </p><p

16、><b>　　圖3</b></p><p><b>　　4 總體工作狀態(tài)</b></p><p>　　系統(tǒng)脈沖由FPGA開發(fā)板晶振經(jīng)過分頻電路實(shí)現(xiàn)。狀態(tài)定時(shí)由74190可逆十進(jìn)制計(jì)數(shù)器和T’觸發(fā)器實(shí)現(xiàn)，置數(shù)合理，翻轉(zhuǎn)信號(hào)到位，電路在東西(I)、南北(J)兩個(gè)控制狀態(tài)間翻轉(zhuǎn)。紅、黃、綠燈的閃爍由7485數(shù)字比較器和組合邏輯控制，其中7485數(shù)

17、字比較器用于比較計(jì)數(shù)器當(dāng)前持續(xù)狀態(tài)和所需要的狀態(tài)全部時(shí)間，并做出相應(yīng)的變化。組合邏輯控制由AHDL文件編寫真值表實(shí)現(xiàn)。時(shí)間顯示由AHDL文件編寫真值表實(shí)現(xiàn)，輸入正確的邏輯，七段譯碼電路得到正確的時(shí)間顯示。</p><p>　　第三章 單元電路設(shè)計(jì)與分析</p><p><b>　　3.1 脈沖發(fā)生</b></p><p>　　電路的選擇：749

18、0的介紹：</p><p>　　7490是二-五-十進(jìn)制加數(shù)器，片上有一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)異步五進(jìn)制計(jì)數(shù)器，其器件符號(hào)如圖4所示。圖中QA是二進(jìn)制計(jì)數(shù)器的輸出，QB~QD為五進(jìn)制計(jì)數(shù)器輸出，位序從高到低是D、C、B。</p><p><b>　　圖4</b></p><p><b>　　圖5</b></p>

19、<p><b>　　設(shè)計(jì)原理及分析：</b></p><p>　　CLKA和CLKB分別是兩個(gè)計(jì)數(shù)器的脈沖輸入端，下降沿觸發(fā)有效。CLRA和CLRB是兩個(gè)計(jì)數(shù)器的復(fù)位清零端，同為高電平有效；SET9A和SET9B分別是兩個(gè)計(jì)數(shù)器的置9控制端，當(dāng)同為高電平時(shí)，QD、QC、QB、QA被預(yù)置為“1001”。74LS90邏輯功能表如圖5所示。</p><p>&l

20、t;b>　　十分頻的線路連接：</b></p><p>　　根據(jù)7490的邏輯功能表，我們按照?qǐng)D6所示連接線路，即可實(shí)現(xiàn)倍率為10，占空比為50%的脈沖信號(hào)。</p><p>　　用Quartus II仿真波形如圖7所示</p><p><b>　　圖7 </b></p><p>　　多狀態(tài)分頻器的實(shí)現(xiàn)

21、：</p><p>　　將圖6的十分頻線路用Quartus II打包做成一個(gè)模塊，通過級(jí)聯(lián)能夠分別形成1HZ,10HZ,100HZ,1KHZ,10KHZ,100KHZ,1MHZ,10MHZ 共8種脈沖信號(hào)。</p><p>　　具體在Quartus II的線路連接如圖8所示</p><p><b>　　3.2 狀態(tài)定時(shí)</b></p&g

22、t;<p><b>　　電路的選擇：</b></p><p><b>　　圖9</b></p><p>　　利用Quartus II仿真1622計(jì)數(shù)器后的波形如圖10所示：</p><p>　　運(yùn)用2片74190級(jí)聯(lián)，一個(gè)接1HZ的時(shí)鐘脈沖，用兩片74190的溢出信號(hào)MAX/MIN來控制2個(gè)芯片的LDN端，利

23、用高位的MAX/MIN端充當(dāng)T’觸發(fā)器的時(shí)鐘脈沖信號(hào)，用觸發(fā)器的輸出S來控制要預(yù)置的數(shù)的BCD碼，實(shí)現(xiàn)跳躍。</p><p>　　T’觸發(fā)器用T觸發(fā)器來實(shí)現(xiàn)，T觸發(fā)器的特征方程為：Q(N+1)=TQ’(N)+T’Q(N).只需要在T端上鏈接一個(gè)VCC高電平，就能做成一個(gè)T’觸發(fā)器。</p><p>　　下片的74190代表的是高4位，MX/MN輸出經(jīng)過反相器，再經(jīng)過T觸發(fā)器，分別到高位的B

24、,A和低位的C，當(dāng)S為0時(shí)，預(yù)置的是22，計(jì)數(shù)的是16；當(dāng)S為1時(shí)，預(yù)置的是16，計(jì)數(shù)的是22.</p><p>　　兩片74190都接高電位VCC，表明是減計(jì)數(shù)。</p><p>　　高低片的MX/MN端的與非門輸出作為L(zhǎng)DN的控制信號(hào)時(shí)，只有到2個(gè)74190的MX/MN端都是1時(shí)才有效，實(shí)現(xiàn)異步預(yù)置數(shù)。</p><p><b>　　設(shè)計(jì)原理及分析：&l

25、t;/b></p><p>　　系統(tǒng)記數(shù)脈沖為1 Hz時(shí)，如表2所示，當(dāng)I狀態(tài)(東西控制狀態(tài))的定時(shí)時(shí)間為22 s，計(jì)數(shù)器應(yīng)該先預(yù)置22的BCD碼；同理，J狀態(tài)(南北控制狀態(tài))之前應(yīng)該預(yù)置16的BCD碼。</p><p>　　狀態(tài)計(jì)時(shí)電路由兩片74190級(jí)聯(lián)而成，構(gòu)成22和16自翻轉(zhuǎn)的電路。其要解決的核心問題包括置數(shù)，翻轉(zhuǎn)和借位。根據(jù)74190芯片的特點(diǎn)，可分析其實(shí)現(xiàn)原理如圖4所示，

26、通過溢出信號(hào)RCON的上升沿實(shí)現(xiàn)借位，使得數(shù)字能夠從20到19，個(gè)位向十位借位，順利過渡。 置數(shù)和翻轉(zhuǎn)之間有先后關(guān)系，即須先置數(shù)后翻轉(zhuǎn)。如表3所示，分析兩個(gè)BCD碼各位特點(diǎn)，可知兩者D7D6D3D0位均為1，D1位均為0，而D5D4D2位不同，如圖5，D5D4D2位由狀態(tài)電平S來控制，當(dāng)為I狀態(tài)時(shí)，計(jì)數(shù)器的預(yù)置的數(shù)為D5=0，D4=D2=1，而為J狀態(tài)時(shí)，計(jì)數(shù)器的預(yù)置的數(shù)為D5=1，D4=D2=0，根據(jù)74190的功能，將2片741

27、90的MAX／MIN引出，通過與非門，分別連在高位和低位的LDN置數(shù)端，通過分析可知，當(dāng)計(jì)數(shù)器從01減到00時(shí)候，高低位的MAX／MIN均為高電平，經(jīng)過與非門以后為低電平，74190被置數(shù)，其置數(shù)值由狀態(tài)S來決定，S是由LDN端信號(hào)經(jīng)過一個(gè)T’觸發(fā)器決定的，即LDN信號(hào)每置數(shù)一次，S翻轉(zhuǎn)1次，從而區(qū)分16和22狀態(tài)。按這個(gè)結(jié)構(gòu)，可分別置數(shù)16和22，使其實(shí)現(xiàn)自翻轉(zhuǎn)。</p><p><b>　　時(shí)間顯示

28、</b></p><p><b>　　電路的選擇：</b></p><p>　　設(shè)計(jì)原理及分析：從圖11中可以看到，輸入的10MHZ經(jīng)過分頻器之后輸送到4個(gè)74153M的A端，B端和接地端接GND，8個(gè)0,1輸入來控制輸入的數(shù)據(jù)大學(xué)，7448譯碼器的ABCD端將得到“0000,0001,0010,0011,0100,0101,0110,0111,1000,

29、1001,1010,1011,1100,1101,1110,1111”這16個(gè)狀態(tài)，而因?yàn)楸緦?shí)驗(yàn)只需要0000到1001這10個(gè)數(shù)字燈狀態(tài)碼，所以只需要講這10個(gè)狀態(tài)碼經(jīng)過7448譯碼器，輸入到FPGA上已經(jīng)設(shè)置好的芯片接腳即可。</p><p>　　3.4數(shù)字比較一組合邏輯控制電路的選擇：</p><p><b>　　設(shè)計(jì)原理及分析：</b></p>

30、<p>　　該模塊講狀態(tài)定時(shí)模塊輸出的時(shí)間與時(shí)間節(jié)點(diǎn)進(jìn)行比較，從而確定電路出于22s或者16s的具體的某個(gè)狀態(tài)。如圖1所示，東西（I）或者南北（J）的控制狀態(tài)都有3個(gè)階段的控制邏輯，分別對(duì)應(yīng)3個(gè)時(shí)間段：1~3s,4~6s已經(jīng)大于6s的，因此，采用數(shù)字比較器進(jìn)行比較，確定比較數(shù)分別為4和6。</p><p>　　因出現(xiàn)大于10的數(shù)，所以采用的是兩位BCD碼的狀態(tài)碼，即8位二進(jìn)制碼，采用四位4位數(shù)字比較器

31、7485級(jí)聯(lián)進(jìn)行比較。此實(shí)驗(yàn)中，因?yàn)樾枰容^的是4和6，所以高位的4位全置為“0”，低位分別置為4的BCD碼（0100）和6的BCD碼（0110）。</p><p><b>　　輸出譯碼器的編譯：</b></p><p>　　輸出編碼器的功能是將狀態(tài)碼譯為6個(gè)開關(guān)量信號(hào)控制兩個(gè)干道的6個(gè)交通燈。當(dāng)狀態(tài)碼按六進(jìn)制加計(jì)數(shù)碼分配時(shí)，譯碼電路應(yīng)實(shí)現(xiàn)如下圖的3輸入、6輸出的組合

32、邏輯函數(shù)，當(dāng)采用6個(gè)觸發(fā)器實(shí)現(xiàn)一對(duì)一碼（單位碼、獨(dú)熱嗎）狀態(tài)機(jī)時(shí)，可由各位狀態(tài)碼輸出直接綜合實(shí)現(xiàn)6個(gè)燈的控制。</p><p>　　根據(jù)實(shí)驗(yàn)要求，分別取ER,EY,EG,SR,SY,SG代表I紅，I黃，I綠，J紅，J黃，J綠。編寫組合邏輯真值表，講狀態(tài)信號(hào)S，兩個(gè)數(shù)字比較器的輸出Y1,Y2和1HZ，脈沖作為輸入，各燈的狀態(tài)作為輸出。從邏輯關(guān)系得出對(duì)應(yīng)時(shí)間電路的狀態(tài)，控制紅、黃、綠燈處于不同的狀態(tài)。S判斷電路處于

33、22S狀態(tài)還是16s狀態(tài)，Y1,Y2區(qū)分東西、南北六個(gè)階段，1HZ時(shí)間綠燈的閃爍。利用CLK來控制燈的閃爍。</p><p><b>　　邏輯真值表如下</b></p><p>　　SUBDESIGN RGY</p><p><b>　　(</b></p><p>　　data_in[

34、3..0] :INPUT ;</p><p>　　ER,EY,EG,SR,SY,SG :OUTPUT ;</p><p><b>　　)</b></p><p><b>　　BEGIN</b></p><p><b>　　TABLE</b></p>

35、;<p>　　data_in[3..0] => ER,EY,EG,SR,SY,SG;</p><p>　　b"0011" => 0,0,1,1,0,0;</p><p>　　b"1011" => 0,0,1,1,0,0;</p><p>　　b"0001" =

36、> 0,0,0,1,0,0;</p><p>　　b"1001" => 0,0,1,1,0,0;</p><p>　　b"0101" => 0,1,0,1,1,0;</p><p>　　b"1101" => 0,1,0,1,1,0;</p><p>

37、;　　b"0010" => 1,0,0,0,0,1;</p><p>　　b"1010" => 1,0,0,0,0,1;</p><p>　　b"0000" => 1,0,0,0,0,0;</p><p>　　b"1000" => 1,0,0,0,

38、0,1;</p><p>　　b"0100" => 1,1,0,0,1,0;</p><p>　　b"1100" => 1,1,0,0,1,0;</p><p>　　END TABLE;</p><p><b>　　END;</b></p><

39、;p>　　第四章 電路的組構(gòu)與調(diào)試</p><p>　　4.1 遇到的主要問題</p><p>　　1 在使用7490器件連線制作十分頻時(shí)，在進(jìn)行仿真的時(shí)候，沒有波形輸出。</p><p>　　2 在使用多個(gè)十分頻器件制作分頻器時(shí)，8個(gè)脈沖輸出在打包完的器件上不是按從大到小的順序依次排列的。</p><p>　　3 不知道如何使16—2

40、2計(jì)數(shù)器自動(dòng)翻轉(zhuǎn)。</p><p>　　4 在仿真16—22計(jì)數(shù)器的時(shí)候發(fā)現(xiàn)，波形沒有進(jìn)行16—22的翻轉(zhuǎn)，一直維持在16.</p><p>　　5 在最后下載好之后，進(jìn)行檢查發(fā)現(xiàn)有幾個(gè)發(fā)光二級(jí)管都不亮。</p><p>　　6 七段共陰顯示器上的時(shí)間的倒數(shù)計(jì)時(shí)，從22,21,20,19,18…變成了22,21,20,12,11..仔細(xì)觀察了之后發(fā)現(xiàn)，所有應(yīng)該顯示9

41、的都顯示2，8變成了1，而其他的數(shù)都是正確的。</p><p>　　7 采用AHDL的真值表方式設(shè)計(jì)一個(gè)輸出譯碼邏輯，仿真不成功。</p><p>　　4.2 現(xiàn)象記錄及原因分析</p><p>　　1 問題：在使用7490器件連線制作十分頻時(shí)，在進(jìn)行仿真的時(shí)候，沒有波形輸出。</p><p>　　原因分析：在重新復(fù)習(xí)了數(shù)電書及有關(guān)7490的

42、知識(shí)后，我發(fā)現(xiàn)是自己搞錯(cuò)了哪個(gè)是二進(jìn)制計(jì)數(shù)器的輸出，哪些是五進(jìn)制計(jì)數(shù)器的輸出，將脈沖輸入端CLKB連接到了輸出端QA上。</p><p>　　2 問題：在使用多個(gè)十分頻器件制作分頻器時(shí)，8個(gè)脈沖輸出在打包完的器件上不是按從大到小的順序依次排列的。</p><p>　　原因分析：輸出端的排序不是按照大小排序的，而是按照電路圖上的輸出端的物理位置的高低排序的。</p><p

43、>　　3 問題：不知道如何使16—22計(jì)數(shù)器自動(dòng)翻轉(zhuǎn)。</p><p>　　原因分析：在仔細(xì)看了實(shí)驗(yàn)書P123頁的圖3-2-4后發(fā)現(xiàn)T’觸發(fā)器能使計(jì)數(shù)器不斷翻轉(zhuǎn)。</p><p>　　4 問題：在仿真16—22計(jì)數(shù)器的時(shí)候發(fā)現(xiàn)，波形沒有進(jìn)行16—22的翻轉(zhuǎn)，一直維持在16.</p><p>　　原因分析：計(jì)數(shù)器的預(yù)制操作必須先于觸發(fā)器的狀態(tài)轉(zhuǎn)換，我設(shè)計(jì)是沒有注

44、意兩者的時(shí)序問題。</p><p>　　5 問題：在最后下載好之后，進(jìn)行檢查發(fā)現(xiàn)有幾個(gè)發(fā)光二級(jí)管都不亮。</p><p>　　原因分析：我發(fā)現(xiàn)有反應(yīng)的發(fā)光二極管都是對(duì)的，那么我的設(shè)計(jì)思路大致是沒問題，連線也因準(zhǔn)確的。再仔細(xì)檢查之后發(fā)現(xiàn)，和總線相連的幾個(gè)引線的[括號(hào)打成了{(lán)，沒有注意。</p><p>　　6 原因：七段共陰顯示器上的時(shí)間的倒數(shù)計(jì)時(shí)，從22,21,20

45、,19,18…變成了22,21,20,12,11..仔細(xì)觀察了之后發(fā)現(xiàn)，所有應(yīng)該顯示9的都顯示2，8變成了1，而其他的數(shù)都是正確的。</p><p>　　原因分析：在檢查了16-22計(jì)數(shù)器后發(fā)現(xiàn)，將定時(shí)器的兩條引腳搞反</p><p>　　7 問題：采用AHDL的真值表方式設(shè)計(jì)一個(gè)輸出譯碼邏輯，編譯錯(cuò)誤。</p><p>　　原因分析：編寫ADHL時(shí)候，編寫的文件名

46、要和里面的命名一樣，不然會(huì)出現(xiàn)編譯錯(cuò)誤。</p><p>　　4.3 解決措施及效果</p><p>　　1 在使用7490器件連線制作十分頻時(shí)，在進(jìn)行仿真的時(shí)候，沒有波形輸出。</p><p>　　解決措施：將7490的五進(jìn)制計(jì)數(shù)器的位序最高端輸出連接到計(jì)時(shí)器的脈沖輸出端CLKB上。CLKA為輸入，QA為輸出。</p><p>　　效果：仿

47、真時(shí)果真形成了倍率為10，占空比為50%的脈沖信號(hào)。</p><p>　　2 在使用多個(gè)十分頻器件制作分頻器時(shí)，8個(gè)脈沖輸出在打包完的器件上不是按從大到小的順序依次排列的。</p><p>　　解決措施：將分別標(biāo)有1HZ,10HZ,100HZ,1KHZ,10KHZ,100KHZ,1MHZ,10MHZ的脈沖輸入端在電路圖上按照大小，大的放在上面，小的在下面。</p><p

48、>　　效果：打包完的分頻器果然按照大小順序輸出。</p><p>　　3 不知道如何使16—22計(jì)數(shù)器自動(dòng)翻轉(zhuǎn)。</p><p>　　解決措施：S由LDN端信號(hào)經(jīng)過一個(gè)T’觸發(fā)器決定的，即LDN信號(hào)每置數(shù)一次，S翻轉(zhuǎn)一次，從而區(qū)分16和22兩個(gè)數(shù)。按這個(gè)結(jié)構(gòu)，可分別置數(shù)16和22，而且能夠自動(dòng)翻轉(zhuǎn)切換。</p><p>　　4 在仿真16—22計(jì)數(shù)器的時(shí)候發(fā)現(xiàn)

49、，波形沒有進(jìn)行16—22的翻轉(zhuǎn)，一直維持在16.</p><p>　　解決措施 ：7490置數(shù)和翻轉(zhuǎn)之間有先后關(guān)系，即須先置數(shù)后翻轉(zhuǎn)。分析后可知，兩者D7D6D3D0位均為1，D1位均為0，只有D5D4D2不同。D5D4D2位由狀態(tài)電平S來控制，當(dāng)為I狀態(tài)時(shí)，計(jì)數(shù)器的預(yù)置數(shù)為D5=0,D4=D2=1,而當(dāng)為J狀態(tài)時(shí)，計(jì)數(shù)器的預(yù)置數(shù)為D5=1,D4=D2=0，根據(jù)74190的功能，將2片74190的MAX/MIN引

50、出，通過與非門，分別連在高低位的LDN置數(shù)端，通過分析可知，當(dāng)計(jì)數(shù)器從01見到00時(shí)候，高低點(diǎn)位的MAX/MIN均為高電平，經(jīng)過與非門以后是低電平，74190被置數(shù)，其置數(shù)值由狀態(tài)S來決定，S是由LDN端信號(hào)經(jīng)過一個(gè)T’觸發(fā)器決定的，即LDN信號(hào)每置數(shù)一次，S翻轉(zhuǎn)一次，從而區(qū)分16和22兩個(gè)數(shù)。按這個(gè)結(jié)構(gòu)，可分別置數(shù)16和22，而且能夠自動(dòng)翻轉(zhuǎn)切換。</p><p>　　5 在最后下載好之后，進(jìn)行檢查發(fā)現(xiàn)有幾個(gè)發(fā)

51、光二級(jí)管都不亮。</p><p>　　解決措施：將和總線相連的引腳上標(biāo)的字母仔細(xì)檢查一下。</p><p>　　6 七段共陰顯示器上的時(shí)間的倒數(shù)計(jì)時(shí)，從22,21,20,19,18…變成了22,21,20,12,11..仔細(xì)觀察了之后發(fā)現(xiàn)，所有應(yīng)該顯示9的都顯示2，8變成了1，而其他的數(shù)都是正確的。</p><p>　　解決措施：搞清楚定時(shí)器的輸出端QA~QD哪個(gè)是

52、高位，哪個(gè)是低位。</p><p>　　7 問題：采用AHDL的真值表方式設(shè)計(jì)一個(gè)輸出譯碼邏輯，仿真不成功。</p><p>　　解決措施：編寫ADHL時(shí)候，編寫的文件名和里面的命名一樣</p><p>　　4.4 功能的測(cè)試方法、步驟、設(shè)備、記錄的數(shù)據(jù)</p><p><b>　　第五章 結(jié)束語</b></p&g

53、t;<p>　　總結(jié)設(shè)計(jì)的收獲與體會(huì)</p><p>　　這次課程設(shè)計(jì)歷時(shí)整整一個(gè)星期。通過這一個(gè)星期的課程設(shè)計(jì)，我發(fā)現(xiàn)了自己的很多不足，自己知識(shí)的很多漏洞，看到了自己的實(shí)踐經(jīng)驗(yàn)還是比較缺乏，理論聯(lián)系實(shí)際的能力還急需提高。</p><p>　　其次，我感到自己對(duì)知識(shí)的一知半解或者說不夠細(xì)致，對(duì)于器件的輸出的高低位序，不夠了解，總是要查閱書本，在設(shè)計(jì)電路圖的時(shí)候大大減慢了速度。

54、</p><p>　　第三, 此需要了解多個(gè)芯片的功能，各引腳的連接方法.不同的芯片起到不同的功能，但是更要注意，將芯片改裝連接，會(huì)有不同的功能。</p><p><b>　　附圖(電路總圖)</b></p><p><b>　　附加試驗(yàn) 轉(zhuǎn)彎燈</b></p><p><b>　　第一

55、章 設(shè)計(jì)指標(biāo)</b></p><p>　　在原有基本實(shí)驗(yàn)的基礎(chǔ)上，增加?xùn)|西轉(zhuǎn)彎、南北轉(zhuǎn)彎的紅、綠、黃三色的交通燈，其邏輯如下表所示，按照下表的要求循環(huán)變化。設(shè)計(jì)的控制部分以FPGA實(shí)現(xiàn)，用12個(gè)發(fā)光二極管模擬東西、南北、東西轉(zhuǎn)彎、南北轉(zhuǎn)彎的紅、綠、黃交通燈。用2個(gè)七段數(shù)碼顯示器顯示干道的通行（禁行）時(shí)間。</p><p>　　表二 轉(zhuǎn)彎燈控制要求</p>&l

56、t;p><b>　　第二章 設(shè)計(jì)概述</b></p><p>　　2.1 設(shè)計(jì)思想 同上</p><p><b>　　2.2 可行性論證</b></p><p>　　該設(shè)計(jì)的交通燈控制分為8個(gè)狀態(tài)。由于各狀態(tài)持續(xù)時(shí)間不同，所以電路的核心控制部分是狀態(tài)機(jī)和定時(shí)器，狀態(tài)機(jī)在定時(shí)器觸發(fā)下周期性循環(huán)，狀態(tài)碼控制6個(gè)燈以一定的

57、規(guī)律變化。變化情況如圖2所示。</p><p>　　系統(tǒng)脈沖由FPGA開發(fā)板晶振經(jīng)過分頻電路實(shí)現(xiàn)。狀態(tài)定時(shí)由74190可逆十進(jìn)制計(jì)數(shù)器和T’觸發(fā)器實(shí)現(xiàn)，只要置數(shù)合理，翻轉(zhuǎn)信號(hào)到位，就可以使電路在東西(I)、南北(J)兩個(gè)控制狀態(tài)間翻轉(zhuǎn)。紅、黃、綠燈的閃爍由7485數(shù)字比較器和組合邏輯控制，其中7485數(shù)字比較器用于比較計(jì)數(shù)器當(dāng)前持續(xù)狀態(tài)和所需要的狀態(tài)全部時(shí)間，并做出相應(yīng)的變化。組合邏輯控制由AHDL文件編寫真值表