eda交通燈課程設(shè)計

上傳人：奔*** IP屬地：河北更新時間：2024-03-02 格式：doc 頁數(shù)：17 大?。?50.00KB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩16頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、　　EDA技術(shù)實用教程　　課題名稱： EDA課程設(shè)計 　　學(xué) 院：大數(shù)據(jù)與信息工程學(xué)院 　　專業(yè)：通信工程

2、 　　年級：通信121 　　任課教師： 　　2015 年 5 月 27 日　　前言

3、;　　伴隨著社會的發(fā)展以及人類生活水平的提高,汽車的數(shù)量在D的DEA 技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴大與深入，EDA 技術(shù)在電子信息，通信，自動，控制及計算機應(yīng)用等領(lǐng)域的重要性日益突出。隨著技術(shù)市場與人才市場對DEA 的不斷的增加,交通的問題日益突出，單單依靠人力來指揮交通已經(jīng)不可行了,所以，設(shè)計交通燈來完成這個需求就顯的越加迫切了.為了確保十字路口的行人和車輛順利、暢通地通過,往往采用電子控制的交通

4、信號來進行指揮。以下就是運用數(shù)字電子設(shè)計出的交通燈：其中紅燈亮,表示該條路禁止通行；黃燈亮表示停車；綠燈亮表示允許通行。交通管理器工作流程圖：　　1、設(shè)計任務(wù)　　設(shè)計一個十字路口的交通燈控制系統(tǒng)，用實驗平臺上的LED 發(fā)光二極管顯示車輛通過的方向（甲車道和乙車道各一組），用數(shù)碼管顯示該方向的亮燈時間。要求：交通燈按正

5、常狀態(tài)依次點亮紅、黃、綠燈，交警可以根據(jù)路口車流量的情況分別設(shè)置紅、綠、黃燈持續(xù)點亮的時間。在紅、綠燈點亮?xí)r，能夠顯示其點亮持續(xù)的時間。　　2、題目分析與整體構(gòu)思　　2.1 交通燈控制器應(yīng)具備的功能　　設(shè)甲車道和乙車道方向的車流量大致相同，因此紅、黃、綠燈的時長也相同，考慮到黃燈的作用是警示已過停車線的司機盡快離

6、開路口，而路口總寬度不變，因此將其固定為5 秒，而紅燈亮的時間等于綠燈亮的時間加上黃燈亮的時間，因此緊對綠燈點亮?xí)r間進行設(shè)置就可以同時改變紅燈亮的時間，這里將綠燈所能設(shè)置的最長時間設(shè)置為40 秒即（0<t1<40）。同時用數(shù)碼管正計時指示當(dāng)前狀態(tài)（紅、黃、綠）所亮的時間。　　2.2 實現(xiàn)方案　　2.2.

7、1 從題目中計數(shù)值與交通燈的亮滅的關(guān)系如圖（1）所示：圖一　　2.2.2 交通燈控制器系統(tǒng)框圖如圖2 所示：　　3、硬件電路設(shè)計　　3.1 分頻器的設(shè)計　　分頻器實現(xiàn)的是將高頻時鐘信號轉(zhuǎn)換成低頻的時鐘信號，用于觸發(fā)控制器和計數(shù)器。該分

8、頻器實現(xiàn)的是一千分頻，將一千赫茲的時鐘信號分頻成一赫茲的時鐘信號。生成的Symbol 文件如圖3 和仿真波形如圖4 所示。　　圖三　　圖四　　3.2 控制器的設(shè)計　　控制器的作用是根據(jù)計數(shù)器的計數(shù)

9、值及t1 的輸入數(shù)據(jù)控制發(fā)光二極管的亮、滅，以及輸出正計時數(shù)值給七段數(shù)碼管的分位譯碼電路。本控制器是利用時鐘沿的下降沿讀取前級計數(shù)器的計數(shù)值，然后作出反應(yīng)；生成的實體模塊如圖5 和仿真波形如圖6所示。　　圖五　　圖六　　3.3 計數(shù)器的設(shè)

10、計　　計數(shù)器1 的計數(shù)范圍為由t1 引腳輸入。計到t1 后，下一個時鐘沿恢復(fù)到0，開始下一輪計數(shù)。仿真波形如圖當(dāng)t1 取7 時，計數(shù)器計數(shù)到7 后清零。實體模塊如圖7 和仿真波形如圖8。計數(shù)器2 和計數(shù)器3 的實體模塊如圖9 和圖10 所示。　　圖7圖9圖10

11、;　　圖8　　3.4 分位譯碼電路的設(shè)計--1　　由于控制器輸出的正計時數(shù)值可能是1 位或者2 位十進制數(shù)，因此在七段數(shù)碼管的譯碼電路前要加上分位電路（即將其分成2 個1 位的十進制數(shù)，如40 分成4 和0，5分為0 和5）。與控制器一樣，分位電路同樣可以由時鐘驅(qū)動，也可以設(shè)計成純組合邏輯電路?？刂破髦?，引入了寄存器。本電路中分位電路

12、使用組合邏輯電路實現(xiàn)。生成的實體模塊如圖11 及仿真波形如圖12。　　圖11　　圖12　　3.5 分位譯碼電路的設(shè)計—2　　分位譯碼電路2 和分位譯碼電路1 的功能是一樣的，為了區(qū)別兩個不同的引腳

13、　　圖（ 8）　　圖（11）　　圖（12）　　NumC[3..0]和NumD[3..0]因此再設(shè)計一個電路，只是引腳名的名稱不同，如圖13。

14、;　　3.6 數(shù)碼管驅(qū)動的設(shè)計——綠燈和紅燈驅(qū)動　　要求數(shù)碼管共陽極連接（共陽極的公共端為低電平時，LED 不亮），在設(shè)計中為每個數(shù)碼管都添加了一個驅(qū)動電路，在使用時通過調(diào)用模塊來實現(xiàn)。本模塊設(shè)計為時序邏輯電路，采用下降沿觸發(fā)。實體模塊如圖14 和仿真波形如圖15。　　圖14

15、　　圖15　　3.7 數(shù)碼管驅(qū)動的設(shè)計——黃燈驅(qū)動　　由于黃燈固定時間是5 秒，因此變化范圍是0 至5 秒，七段數(shù)碼管只要能顯示0-5 的數(shù)就行了，所以單獨用一個數(shù)碼管驅(qū)動。實體模塊如圖16和仿真波形如圖17。　　圖16</b&g

16、t;　　圖17　　3.8 頂層連接及其仿真　　交通燈控制器的頂層文件連接圖如圖18 和仿真波形如圖19。　　圖18　　圖19</b

17、>　　對圖18 和19 的解釋：在圖18 中，綠燈計數(shù)器直接接分位譯碼器1，紅燈計數(shù)器直接接分位譯碼器2，每個譯碼器分別接兩個驅(qū)動電路，然后接輸出。左邊5 個驅(qū)動器接的數(shù)碼管顯示的是甲車道各個燈亮的時間，右邊5 個驅(qū)動器接的數(shù)碼管顯示的是乙車道各個燈亮的時間。在19 圖中可以看出甲、乙車道綠燈亮的時間加上黃燈亮的時間等于甲車道紅燈滅的時間。同時我們可以看出該系統(tǒng)滿足我們所需的要求。<

18、/p>　　4、程序設(shè)計　　4.1 分頻器的設(shè)計　　library ieee;　　use ieee.std_logic_1164.all;　　entity fredevider is ----------分頻

19、器　　port　　(clkin:in std_logic;　　clkout:out std_logic);　　end;　　architecture dev

20、ider of fredevider is　　consta nt N:integer:=499;　　signa l counter:integer range 0 to N;　　圖（ 1　　signa l Clk:std_logic;

21、　　begin　　process(clkin)　　begin　　if rising_ed ge(clkin)then　　if Counter=N then

22、　　counter<=0;　　clk<=not clk;　　else　　counter<=counter+1;　　end if;<

23、/p>　　end if;　　end process;　　clkout<=clk;　　end;　　4.2 控制器的設(shè)計

24、控制器的作用是根據(jù)計數(shù)器的計數(shù)值控制發(fā)光二極管的亮、滅，以及輸出正計時數(shù)值給七段譯碼管的分譯碼電路。　　library ieee;　　use ieee.std_logic_1164.all;　　entity control is -----------控制器　　port

25、(clk :in std_logic;　　c1,c2,c3:out std_logic; ------計數(shù)器工作時能信號，為1 時計數(shù)　　w1,w2,w3:in std_logic; ------計數(shù)器指示信號，在計數(shù)過程中，相應(yīng)的指示信號為0，計數(shù)結(jié)束時為1　　r1,r2 :out std_logic; ---

26、---分別為甲乙車道紅燈　　y1,y2 :out std_logic; -------分別為甲乙車道黃燈　　g1,g2 :out std_logic; ------分別為甲乙車道綠燈　　reset :in std_logic); -------復(fù)位信號，高電平有效　　en

27、d control ;　　architecture a of control is　　type state_space is (s3,s2,s1,s0) ; -----四種狀態(tài)　　signa l state : state_space ;　　begin&

28、lt;/b>　　process (clk)　　begin　　if reset='1' then　　state<=s0; --------復(fù)位時狀態(tài)為S0　　else

29、 if (clk'event and clk='1') then -------時鐘上升沿到來　　case state is　　when s0=>　　if w1='1' then　　sta

30、te<=s1;　　end if ;　　when s1=>　　if w2='1' then　　state<=s2;<

31、b>　　end if ;　　when s2=>　　if w3='1' then　　state<=s3;　　end if ;

32、　　when s3=>　　if w2='1' then　　state<=s0;　　end if ;　　end case;<

33、/b>　　end if;　　end if;　　end process;　　c1<='1'when state =s0 else '0';</p&g

34、t;　　c2<='1'when state =s1 or state =s3 else '0';　　c3<='1'when state =s2 else '0';　　r1<='1'when state =s1 or state =s0

35、else '0';　　y1<='1'when state =s3else '0';　　g1<='1'when state =s2 else '0';　　r2<='1'when state =s2 or

36、 state =s3 else '0';　　y2<='1'when state =s1 else '0';　　g2<='1'when state =s0 else '0';　　end a ;</b&

37、gt;　　4.3 計數(shù)器的設(shè)計　　4.3.1 綠燈計數(shù)器　　library ieee;　　use ieee.std_logic_1164.all;　　entity counter1 is

38、　port (clk :in std_logic;　　enable :in std_logic;　　t1 :in integer range 0 to 40 ; -------綠燈可設(shè)置亮的時間　　c1 :out std_logic);　　end counter1 ;&l

39、t;/p>　　architecture a of counter1 is　　begin　　process (clk)　　variable cnt : integer range 0 to 40 ; -----變量cnt 定義為常數(shù)，取值范圍為0&l

40、t;/p>　　到40　　begin　　if (clk'event and clk='1') then -----時鐘上升沿到來　　if enable='1'a nd cn

41、t<t1 then -----使能信號為1，并且cnt 小于t1 時　　cnt:=cnt+1; ------加計數(shù)　　else　　cnt:=0;　　end if ;<

42、/b>　　if cnt=t1 then　　c1<='1'; ---------乙道開始通行，S0 狀態(tài)　　else　　c1<='0';</p

43、>　　end if ;　　end if ;　　end process;　　end a ;　　4.3.2 紅燈計數(shù)器</p&g

44、t;　　library ieee;　　use ieee.std_logic_1164.all;　　entity counter2 is　　port (clk :in std_logic;　　enable :in std_logic;

45、;　　t1 :in integer range 0 to 40 ;　　c2 :out std_logic);　　end counter2 ;　　architecture a of counter2 is　　consta nt y:Integer:=5

46、; ---------黃燈固定時間為5 秒　　signa l t2 : integer range 0 to 45; -------紅燈亮的時間　　begin　　process (clk)　　variable cnt : intege

47、r range 0 to 45 ; ----------變量cnt 定義為常數(shù)，取值范圍為0　　到45　　begin　　t2<=t1+y;　　if (c

48、lk'event and clk='1') then -------時鐘上升沿到來　　if enable='1'a nd cnt<t2 then -----使能信號為1，并且cnt 小于t2 時　　cnt:=cnt+1;　　else

49、;　　cnt:=0;　　end if ;　　if cnt=t2 then　　c2<='1'; -------工作在S1 或S3 狀態(tài)

50、　　else　　c2<='0';　　end if ;　　end if ;　　end process

51、;　　end a;　　4.3.3黃燈計數(shù)器　　library ieee;　　use ieee.std_logic_1164.all;　　entity counter3 is

52、　　port (clk :in std_logic;　　enable :in std_logic;　　c3 :out std_logic;　　m3 :out integer range 0 to 5 );　　end counter3;</p&g

53、t;　　architecture a of counter3 is　　begin　　process (clk)　　variable cnt : integer range 0 to 5 ; -------變量cnt 定義為常數(shù)，取值范圍為0</p&

54、gt;　　到5　　begin　　if (clk'event and clk='1') then -----時鐘上升沿到來　　if enable='1'a nd cnt<5

55、 then -----使能信號為1，并且cnt 小于5 時　　cnt:=cnt+1; ------加計數(shù)　　else　　cnt:=0;　　end if ;&l

56、t;/p>　　if cnt=5 then　　c3<='1'; ---------工作在S2 狀態(tài)　　else　　c3<='0';<p&g

57、t;　　end if ;　　end if ;　　m3<=cnt;　　end process;　　end a ;&l

58、t;/p>　　4.4 分位譯碼電路設(shè)計--1　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY Fenwei1 IS　　PORT

59、　　(Numin:IN integer RANGE 0 TO 45;　　NumA,NumB:OUT Integer RANGE 0 to 9 -------綠燈亮的時間，十位和個位數(shù)字　　);　　END;</p&

60、gt;　　ARCHITECTURE behavior OF Fenwei1 IS　　BEGIN　　process(Numin)　　BEGIN　　IF Numin>=40

61、 THEN -------輸入計時數(shù)據(jù)大于40　　NumA<=4; -------把十位數(shù)字送給A　　NumB<=Numin-40; -------把個位數(shù)字送給B　　ELSIF Numin>=30 THEN　　NumA<=3;&

62、lt;/b>　　NumB<=Numin-30;　　ELSIF Numin>=20 THEN　　NumA<=2;　　NumB<=Numin-20;　　ELSIF N

63、umin>=10 THEN　　NumA<=1;　　NumB<=Numin-10;　　ELSE　　NumA<=0;

64、　　NumB<=Numin;　　END IF;　　END PROCESS;　　END;　　4.5 分位譯碼電路的設(shè)計—2　　LI

65、BRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY Fenwei2 IS　　PORT　　(Numin:IN integer RANGE 0 TO 45;<p

66、>　　NumC,NumD:OUT Integer RANGE 0 to 9 -----紅燈亮的時間，十位和個位　　);　　END;　　ARCHITECTURE behavior OF Fenwei2 IS&l

67、t;p>　　BEGIN　　process(Numin)　　BEGIN　　IF Numin>=40 THEN　　NumC<=4;</p&

68、gt;　　NumD<=Numin-40;　　ELSIF Numin>=30 THEN　　NumC<=3;　　NumD<=Numin-30;　　ELSIF Numin>=20 THEN

69、　　NumC<=2;　　NumD<=Numin-20;　　ELSIF Numin>=10 THEN　　NumC<=1;　　NumD

70、<=Numin-10;　　ELSE　　NumC<=0;　　NumD<=Numin;　　END IF;

71、;　　END PROCESS;　　END;　　4.6 數(shù)碼管驅(qū)動的設(shè)計　　4.6.1 紅綠燈驅(qū)動　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;<

72、;/p>　　ENTITY qudong IS　　PORT　　(clk:in STD_LOGIC;　　enable :in std_logic;　　data:IN integer RANGE 0 TO 9;

73、------輸入數(shù)字　　segout: out STD_LOGIC_VECTOR(6 downto 0)); -------七段顯示器輸出　　END;　　ARCHITECTURE behavior OF qudong IS<b&

74、gt;　　BEGIN　　process(Clk,data)　　BEGIN　　IF falling_edge(Clk) and enable='1' then ------下降沿到來和使能信號為1 時

75、　　case data is　　when 0=>segout<="1111110";　　when 1=>segout<="0110000";　　when 2=>segout<="1101101";

76、　　when 3=>segout<="1111001";　　when 4=>segout<="0110011";　　when 5=>segout<="1011011";　　when 6=>se

77、gout<="0011111";　　when 7=>segout<="1110000";　　when 8=>segout<="1111111";　　when 9=>segout<="1110011&qu

78、ot;;　　when others =>null;　　END CASE;　　END IF;　　END PROCESS;　　END;

79、　　4.6.2 黃燈驅(qū)動　　LIBRARY IEEE;　　USE IEEE.STD_LOGIC_1164.ALL;　　ENTITY HDqudong IS ---------黃燈驅(qū)動　　POR

80、T　　(clk:in STD_LOGIC;　　enable :in std_logic;　　data:IN integer RANGE 0 TO 5; ------黃燈變化范圍　　segout: out STD_LOGIC_VECTOR(6 downt

81、o 0));　　END;　　ARCHITECTURE behavior OF HDqudong IS　　BEGIN　　process(Clk,data)&

82、lt;b>　　BEGIN　　IF falling_edge(Clk) and enable='1' then　　case data is　　when 0=>segout<="1111110";　　w

83、hen 1=>segout<="0110000";　　when 2=>segout<="1101101";　　when 3=>segout<="1111001";　　when 4=>segout<=&quo

84、t;0110011";　　when 5=>segout<="1011011";　　when others =>null;　　END CASE;　　END IF;<

85、/b>　　END PROCESS;　　END;　　5﹑硬件測試　　把頂層文件連接圖進行編譯仿真后就可以進行硬件測試了，我們所用的仿真實驗箱是GW48 系列SOPC/EDA 實驗開發(fā)系統(tǒng)（杭州

86、康芯電子有限公司現(xiàn)代DSP 實驗開發(fā)系統(tǒng)）。在實驗箱中因為有1HZ 的頻率并且自帶譯碼器，所以在下載時用的頂層文件連接圖就把分頻器和譯碼器驅(qū)動電路給去掉了,如圖（20），在實驗過程中由于數(shù)碼管不夠，圖中5 個數(shù)碼管顯示的是一個車道的綠、紅、黃燈時間。　　圖20　　6、引腳鎖定&l

87、t;/p>　　在下載之前，要進行引腳的鎖定，我們用的是模式5，各個端口的引腳鎖定如圖21。 　　圖21　　在確定引腳鎖定正確后再編譯一次，然后下載到實驗箱中。首先對綠燈時間t1 進行置數(shù)，可在0 到40 任意置數(shù)，不妨設(shè)為7 秒，然后系統(tǒng)開始工作，綠燈從0 開始正計時到7 再跳到黃燈從

88、0 開始正計時到5 然后再跳到紅燈從0 開始正計時到12。相應(yīng)的另一車道的紅、綠、黃燈會變化只是沒有顯示相應(yīng)的時間。　　7、心得體會　　EDA 課程設(shè)計，使我對EDA 的認(rèn)識有提高了一個層次，現(xiàn)在能夠熟練的使用QuartsII，能夠用VHDL 語言編寫簡單的、實用的小程序，這次EDA 課程設(shè)計重點學(xué)習(xí)了交通燈部分程序

89、的編寫、調(diào)試、還有硬件下載、操作等過程。在整個課程設(shè)計的過程中，我查閱了大量的關(guān)于EDA 的資料，特別是在網(wǎng)上和圖書館我找到了大量的關(guān)于硬件編程的資料。另外，圖（21）- 22 -在課程設(shè)計的過程中我認(rèn)為調(diào)試程序是很重要的，要有耐心。我在第一次編譯時有三十幾個錯誤，其中有輸入錯誤、語法錯誤，如：工程名和實體名不一致，少了分號或者少了END IF 等錯誤。發(fā)現(xiàn)錯誤之后就要一遍一遍的仔細查錯，直到?jīng)]有錯誤，然后可以進行波型仿真了。</

90、p>　　8﹑參考文獻　　（1）潘松，黃繼業(yè).EDA 技術(shù)實用教程.科學(xué)出版社.2006.9　?。?）李輝.PLD 與數(shù)字系統(tǒng)設(shè)計.西安電子科技大學(xué)出版社.2005　?。?）蔣璇.臧蠢華.數(shù)字系統(tǒng)設(shè)計與PLD 應(yīng)用（第二版）.電子工業(yè)出 &l

91、t;/p>　　版社.2005　　劉篤仁、楊萬海編著.在系統(tǒng)可編程技術(shù)及其器件原理與應(yīng)用. 　　西安：電子科技大學(xué)出版社.2001　　張原編著.可編程邏輯器件設(shè)計及應(yīng)用.北京：機械工業(yè)出版

眾賞文庫> 全部分類> 畢業(yè)設(shè)計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

eda交通燈課程設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

eda交通燈課程設(shè)計

文檔簡介

溫馨提示

最新文檔

評論

免費下載