嵌入式系統(tǒng)以太網(wǎng)接口電路設(shè)計畢業(yè)設(shè)計

1、<p><b>　　1 引言</b></p><p>　　1.1研究背景及意義</p><p>　　隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，嵌入式技術(shù)得到廣闊的發(fā)展空間，特別是進入20世紀90年代以來，嵌入式技術(shù)的發(fā)展和普及更為引人注目，已經(jīng)成為現(xiàn)代工業(yè)控制、通信類和消費類產(chǎn)品發(fā)展的方向，在通信領(lǐng)域，眾多網(wǎng)絡(luò)設(shè)備如VOIP，WirelessLAN，ADSL等都包

2、含有大量嵌入式技術(shù)的成份，廣播電視在向數(shù)字化的趨勢發(fā)展，DVB，DAB技術(shù)也逐漸在全面推廣起來，個人消費類產(chǎn)品，如PDA、數(shù)碼相機、MP3播放器等產(chǎn)品都離不開嵌入式技術(shù)的支持，嵌入式技術(shù)在ATM、可視電話、汽車的ABS等產(chǎn)品中也都有大量的應(yīng)用，此外，軍事領(lǐng)域之中也處處可見嵌入式技術(shù)的身影，如單兵信息終端，便攜式保密機，戰(zhàn)場指揮系統(tǒng)等，可以說，嵌入式系統(tǒng)已經(jīng)滲透到人們?nèi)粘Ｉ钜灾羾野踩烙w系之中[1]。</p><

3、p>　　嵌入式技術(shù)發(fā)展的核心是嵌入式微控制芯片技術(shù)的發(fā)展，當今微控制芯片功能變得越來越強，種類更為繁多，如MIPS，PowerPC，X86，ARM，PIC等，但這些嵌入式處理器受到價格以及兼容性等因素要求的限制，應(yīng)用狀況有所不同，MIPS和PowerPC處理器市場定位較高，對于成本敏感的應(yīng)用并不合適，而x86系列處理器要與8068、286、386等保持兼容性，使用相同的指令集，從而限制了CPU系統(tǒng)性能的提高，當今嵌入式領(lǐng)域中使用最

4、為廣泛的是基于ARM體系結(jié)構(gòu)的嵌入式處理器，其占據(jù)了80％以上的32位嵌入式處理器市場份額，從發(fā)展之初至今，ARM公司已經(jīng)推出ARM7，ARM9，ARM9E，ARM10，SecurCore以及Intel的StrongARM和Xscale等一系列的產(chǎn)品。這些不同版本的處理器內(nèi)核，雖一脈相承，但應(yīng)用背景不同，例如，ARM7系列處理器針對功耗和陳本要求比較苛刻的應(yīng)用而設(shè)計的；而ARM9系列處理器主要應(yīng)用于下一代的無線設(shè)備；SecurCore則

5、是專為安全設(shè)備而定制的[2]。</p><p>　　技術(shù)的發(fā)展要與實際應(yīng)用相結(jié)合，才能體現(xiàn)出技術(shù)進步的價值，嵌入式系統(tǒng)的發(fā)展正如日中天，基于ARM核嵌入式微處理器的以太網(wǎng)的嵌入式控制實現(xiàn)也正在國內(nèi)外如火如荼的展開，以太網(wǎng)在實時操作、可靠傳輸、標準統(tǒng)一等方面的卓越性能及其便于安裝、維護簡單、不受通信距離限制等優(yōu)點，已經(jīng)被國內(nèi)外很多監(jiān)控、控制領(lǐng)域的研究人員廣泛關(guān)注，并在實際應(yīng)用中。</p><p&

6、gt;　　1.2 國內(nèi)外研究現(xiàn)狀</p><p>　　以太網(wǎng)是一種采用載波偵聽多路訪N／沖突檢測(CSMA／CD)和介質(zhì)存取控制(MAC)協(xié)議在共享介質(zhì)上傳輸數(shù)據(jù)的技術(shù)。由于其具有使用簡便、價格低、速率高等優(yōu)點，因而從20世紀80年代出現(xiàn)以來，便很快成為局域網(wǎng)的主流，3基于ARM處理器的串行通信與以太網(wǎng)協(xié)議的研究與應(yīng)用在城域網(wǎng)和廣域網(wǎng)上也得到很廣泛的應(yīng)用。據(jù)統(tǒng)計，目前全球85％的網(wǎng)絡(luò)采用了以太網(wǎng)技術(shù)。早期的以太

7、網(wǎng)被稱為共享以太網(wǎng)是指多節(jié)點共享同一個傳輸媒體，節(jié)點問采用廣播方式通信．，所以容易發(fā)生沖突。共享以太網(wǎng)CSMA／CD技術(shù)來避免沖突，即發(fā)送方檢測到?jīng)_突就暫停發(fā)送，隨機延遲一段時間后再重新發(fā)送直到成功[3]。</p><p>　　因而共享以太網(wǎng)對時間響應(yīng)具有不確定性。近年來出現(xiàn)的交換以太網(wǎng)(SwitchedEthernet)克服了這一缺點。交換以太網(wǎng)將網(wǎng)絡(luò)以星型拓撲結(jié)構(gòu)劃分為許多物理上互相隔離而邏輯上互相聯(lián)系的節(jié)點

8、，在發(fā)送端和接收端之間建立一個獨占的全雙工通道，因而能有效避免沖突，同時使得以太網(wǎng)的服務(wù)質(zhì)量得到很大提高。在傳輸速度方面，以太網(wǎng)從出現(xiàn)至今的20多年的發(fā)展時間里，運行速度提高了兩個數(shù)量級，從80年代的10Mbps到90年代的100Mbps、1000Mbps，再到現(xiàn)今的10Gbps。以太網(wǎng)的速度優(yōu)勢、低廉的端口價格和優(yōu)越的性能，對于那些準備實行信息化改造以提高效率的生產(chǎn)領(lǐng)域來說，具有很大的吸引力。目前，在國內(nèi)外的工業(yè)領(lǐng)域，由以太網(wǎng)與工業(yè)現(xiàn)

9、場相結(jié)合的工業(yè)以太網(wǎng)技術(shù)正處于研究和初步應(yīng)用之中，成為工業(yè)控制網(wǎng)絡(luò)建設(shè)的一種可行的解決方案。在人們的日常生活和工作中，基于以太網(wǎng)技術(shù)和TCP／IP協(xié)議構(gòu)建的互聯(lián)網(wǎng)已經(jīng)延伸到每個角落，人們可以利用互聯(lián)網(wǎng)快捷方便地共享信息、查詢資料、建立電子商務(wù)等等?？梢韵嘈?，隨著互聯(lián)網(wǎng)的進一步普及和發(fā)展，以太網(wǎng)技術(shù)將會得到更為廣泛的應(yīng)用。</p><p>　　1.3 本文的工作</p><p>　　本文主

10、要研究了基于ARM芯片的以太網(wǎng)接口電路設(shè)計。在深入剖析以太網(wǎng)傳輸規(guī)范協(xié)議的基礎(chǔ)上，選擇單獨一個沒有以太網(wǎng)模塊功能的ARM芯片作為主控芯片外接一個以太網(wǎng)控制芯片構(gòu)成以太網(wǎng)接口電路，所選芯片型號為ST公司的最新Cortex-M3核的STM32系列芯片嵌入式芯片作為主控芯片，完成以太網(wǎng)接口電路功能的設(shè)計。本文主要闡述了設(shè)計需要的原理知識以及詳細設(shè)計的過程，主要完成的工作如下：</p><p>　　根據(jù)設(shè)計要求選用STM

11、32F103VET6嵌入式芯片,應(yīng)用protel99SE軟件作出所需要使用的外圍設(shè)備的電路原理圖與PCB圖，完成系統(tǒng)硬件平臺的構(gòu)建。</p><p>　　結(jié)合相關(guān)以太網(wǎng)知識選取以太網(wǎng)控制芯片RTL8019AS，并結(jié)合20F001N和RJ-45接口構(gòu)成外圍電路。</p><p><b>　　2 系統(tǒng)總體設(shè)計</b></p><p>　　根據(jù)本設(shè)計

12、的要求，首先需要明白設(shè)計需要完成的內(nèi)容。本文按照先確定大框架開始，然后逐步細化到每個芯片之間的連接，首先確定設(shè)計的方案，之后是微控制芯片的選取，其中包含選取該芯片的原因、該芯片的優(yōu)點與芯片簡單介紹，硬件電路平臺的搭建，然后連接電路構(gòu)成最終可用電路圖[4]。</p><p>　　2.1 設(shè)計方案的確定</p><p>　　設(shè)計一個以太網(wǎng)接口電路，通常有兩種設(shè)計方案：第一種為選擇一種能具有以太

13、網(wǎng)模塊功能的芯片獨立實現(xiàn)，從而簡化了硬件設(shè)計，但是如果只為了實現(xiàn)單一的以太網(wǎng)，這樣無疑提高了經(jīng)濟成本，另一種是與通常以太網(wǎng)電路設(shè)計相似，選擇一款A(yù)RM微控制芯片如LPC2210和相應(yīng)的以太網(wǎng)主控芯片如RTL8019AS，將兩芯片進行相應(yīng)的硬件連接，同時基于硬件進行相應(yīng)的軟件編程來實現(xiàn)。這種設(shè)計的優(yōu)點為，將一個復(fù)雜的設(shè)計分成不同功能的模塊解決，芯片分工明確且避免了相關(guān)底層驅(qū)動沖突等問題，但缺點是工作量加大?？v觀國內(nèi)市場占有率高的芯片，從經(jīng)

14、濟成本與設(shè)計工作量兩方面考慮，發(fā)現(xiàn)第二種方案切實可行，本文選取第二種設(shè)計方案[5]。</p><p><b>　　2.2 芯片的選擇</b></p><p>　　根據(jù)設(shè)計要求，本論文主要下面幾種主要芯片:</p><p><b>　　主控芯片</b></p><p><b>　　以太網(wǎng)控制

15、芯片</b></p><p><b>　　以太網(wǎng)變壓器芯片</b></p><p><b>　　存儲器芯片</b></p><p>　　2.2.1 主控芯片的選擇</p><p>　　本文需要選取一個方便易用且有較之其他同類功能的芯片有較大優(yōu)點的微控制芯片，所以選擇了ST公司的STM3

16、2F103VET6芯片，該芯片能遠優(yōu)于其它同類芯片得益于其先進架構(gòu)的Cortex-M3內(nèi)核的CPU核心，獨立的16kb指令緩存和16kb的數(shù)據(jù)高速緩存 ，ST公司針對各種不同市場應(yīng)用與性能需求提供了一整套完整的優(yōu)化解決方案，其中的STM32系列主要針對價格敏感的微控制應(yīng)用領(lǐng)域而專門設(shè)計，強調(diào)了操作的確定性，以及性能、功耗與價格的平衡[6]。</p><p>　　STM32系列還具有門數(shù)少、中斷延遲小、調(diào)試容易的特

17、點，其應(yīng)用范圍跨越低端微控制器與復(fù)雜的SoC系統(tǒng)，且通過一個基于堆棧的異常模式的實現(xiàn)，顯著的縮小了內(nèi)核的物理尺寸[7]。</p><p>　　STM32F103VET6主要特點</p><p>　　內(nèi)核：ARM 32位的CortexTM M3 CPU</p><p>　　—72MHz，1.25Mips/MHz</p><p>　　—單周期乘法

18、和硬件除法</p><p><b>　　存儲器</b></p><p>　　—從32K字節(jié)至128K字節(jié)的閃存程序存儲器</p><p>　　—從6K字節(jié)至20K字節(jié)的SRAM</p><p>　　時鐘，復(fù)位和電源管理</p><p>　　—2.0至3.6V供電和I/O管腳</p>

19、<p>　　—上電/斷電復(fù)位，可編程電壓檢測器</p><p>　　—內(nèi)嵌4至16MHz高速晶體振蕩器</p><p>　　—內(nèi)嵌經(jīng)出廠調(diào)校的8MHz的RC振蕩器</p><p>　　—內(nèi)嵌40KHz的RC振蕩器</p><p>　　—PLL供應(yīng)CPU時鐘</p><p><b>　　低功耗<

20、/b></p><p>　　—睡眠，停機和待機模式</p><p>　　—VBAT為RTC和后備存儲器供電</p><p>　　睡眠模式，只有CPU停止，所有外設(shè)處于工作狀態(tài)并可以發(fā)生中斷/事件是喚醒CPU</p><p>　　停機模式，在保持SRAM和寄存器內(nèi)容不丟失的情況下，停機模式可以達到最低的電能消耗。在停機模式下，停止所有內(nèi)部

21、1.8V部分的供電，PLL，HSI和HSE的RC振蕩器被關(guān)閉，調(diào)壓器可以被置于普通模式或低功率模式[8]。</p><p>　　待機模式，在待機模式下可以達到最低的電能消耗。內(nèi)部的電壓調(diào)壓器被關(guān)閉，因此所有內(nèi)部1.8V部分的供電被切斷；PLL，HSI和HSE的RC振蕩器被關(guān)閉；進入待機模式后，SRAM和寄存器的內(nèi)容將消失，但后備存儲器的內(nèi)容仍然保留，待機電路仍工作[9]。</p><p>

22、　　多達80個快速I/O</p><p>　　—所有可以映像到16個外部中斷</p><p>　　每個通用輸入輸出接口（GPIO）都可以由軟件配置成輸出，輸入（帶或不帶）或其它的外設(shè)功能口。多數(shù)GPIO管腳與數(shù)字或模擬的外設(shè)共用。所有的GPIO管腳都有大電流通過能力。再需要的情況下，I/O管腳的外設(shè)功能可以通過一個特定的操作鎖定，以避免意外的寫入I/O寄存器[10]。</p>

23、<p>　　該芯片還具有多項其它同類產(chǎn)品無法企及的優(yōu)點</p><p>　　(1)使用最新的、先進架構(gòu)的Cortex-M3內(nèi)核</p><p>　　該芯片采用ARMv7的全新Cortex-M3內(nèi)核，具有多項新增的增強架構(gòu)，集成了多種系統(tǒng)外設(shè)，滿足不同應(yīng)用對成本與性能的要求，具有內(nèi)存小、高集成、低功耗的特點。Cortex-M3內(nèi)核是建立在一個高性能哈佛結(jié)構(gòu)的三級流水基礎(chǔ)上的，可滿

24、足事件驅(qū)動的應(yīng)用需求。通過廣泛采用時鐘選通等技術(shù)，改進了每個時鐘周期的性能，包括單周期的32*32乘法和硬件除法，獲得了優(yōu)異的性能比，與之前的ARM7TDMI相比，運行速度最多可快35%且代碼最多可節(jié)省45%[11]。</p><p>　　(2)杰出的功耗機制</p><p>　　針對應(yīng)用中運行模式下高效率的動態(tài)耗電機制、待機狀態(tài)時極低的電能消耗、電池供電時的低電壓工作能力這三種主要的能耗

25、需求進行優(yōu)化，具有高性能低功耗的優(yōu)點。</p><p><b>　　(3)易于開發(fā)</b></p><p>　　ST公司提供了完整、高效的開發(fā)工具和庫函數(shù)，幫助開發(fā)者縮短開發(fā)時間，能使產(chǎn)品迅速的進入市場。其提供的驅(qū)動涵蓋了SPI、ADC、GPIO、CAN、定時器和UART等所有標準外設(shè)，對應(yīng)源代碼都經(jīng)過了嚴格的測試，并提供了詳細的文檔，方便用戶理解。</p>

26、;<p>　　本設(shè)計選取STM32系列芯片的主要原因除了其優(yōu)異的性能與低廉的價格之外，能連接外部以太網(wǎng)控制芯片獨立完成以太網(wǎng)接口電路的設(shè)計。本文只需要以太網(wǎng)這個簡單的功能，因此在CPU上無需選取STM32系列中性能高但價格貴的芯片。從經(jīng)濟成本考慮，，選取100引腳的STM32F103VET6芯片。STM32F103VET6芯片引腳圖見圖 2.1</p><p>　　圖2.1 STM32F103VET

27、6芯片引腳分布</p><p>　　本文使用的STM32F103VET6是100引腳的LQFP100封裝，幾個輸出端口均為復(fù)用端口，可根據(jù)實際情況具體選擇，由于只是利用該芯片的一部分功能，所以下面只對用到的有效引腳按功能分類簡要說明:</p><p>　　(1)電源供電引腳：共有11個引腳，分別是4個外部電源引腳VDD（1、2、3、4），4個地線引腳VSS（1、2、3、4），3個特殊供電引

28、腳VBAT、VDDA、VSSA。</p><p>　　(2)系統(tǒng)復(fù)位引腳：NRST，外接復(fù)位電路。</p><p>　　(3)時鐘模塊引腳：共4個引腳，分別是用于低速外部時鐘信號LSE的PC14 OSC32_IN、 PC15 OSC32_OUT，和用于高速外部時鐘信號HSE的PD0/ OSC32_IN、 PD1/OSC32_OUT。</p><p>　　(4)啟動引

29、導(dǎo)模塊引腳：共2個引腳，分別是BOOT0和BOOT1，用于選擇不同的啟動方式。</p><p>　　2.2.2 以太網(wǎng)控制器的選擇</p><p>　　RTL8019AS以太網(wǎng)控制器（引腳圖見圖2.2）是由Realtek公司出的一款高集成度的以太網(wǎng)控制芯片，RTL8019AS是一種全雙工即插即用的以太網(wǎng)控制器，它在一塊芯片上集成了RTL8019內(nèi)核和一個16KB的SDRAM存儲器，具有8

30、/16位總線模式，集成了IEEE802.3協(xié)議標準的介質(zhì)訪問控制子層(MAC)和物理層的性能，RTL8019AS是本系統(tǒng)與以太網(wǎng)通訊的基礎(chǔ)，它用以實現(xiàn)系統(tǒng)與網(wǎng)絡(luò)上其他節(jié)點之間的報文發(fā)送與接收功能，處于TCP/IP協(xié)議棧的數(shù)據(jù)鏈路層，是信息傳送、控制和管理的重要環(huán)節(jié)[12]。</p><p>　　其功能大致可分為以下兩種;</p><p>　　(1)通信數(shù)據(jù)的發(fā)送和接收。發(fā)送時，將發(fā)送來的數(shù)

31、據(jù)按照特定的格式并加上前導(dǎo)碼、幀定界符燈裝配成幀，并進行CRC校驗。校驗后，將數(shù)據(jù)串行的從網(wǎng)線上發(fā)送出去。接收時，判斷報文的目的地址是否為本機地址，如果是，對報文進行校驗。校驗正確，則將報文發(fā)往存儲器本發(fā)送一個ACK應(yīng)答幀。如果校驗后發(fā)現(xiàn)報文錯誤，則將收到的報文丟棄并發(fā)送一個NAK否定應(yīng)答幀[13]。</p><p>　　(2)載波信號的收發(fā)和控制。這項功能包括載波監(jiān)聽、發(fā)送時間等。確切的說，網(wǎng)絡(luò)控制器是一個DT

32、E（數(shù)據(jù)終端設(shè)備）。按照IEEE802.3協(xié)議的模型功能劃分，可將10Mb/s以太網(wǎng)控制器的功能模塊劃分為介質(zhì)存取控制（MAC）子層、接入單元接口(AUI)、介質(zhì)接入單元（MAU）和物理信號規(guī)范(PLS)等4部分[16]。</p><p>　　圖2.2 RTL8019AS以太網(wǎng)控制芯片</p><p>　　1.內(nèi)部RAM地址空間分配</p><p>　　RTL80

33、19AS內(nèi)部有兩塊RAM要接收和發(fā)送數(shù)據(jù)包就必須通過DMA讀寫RTL8019AS內(nèi)部的16KRAM。它實際上是雙端口的RM，是指由兩A套總線連接到該RAM，一套總線RTL8019AS讀或?qū)懺揜AM，即本地DMA；另一套總線是單片機讀或?qū)懺揜AM，即遠程DMA[17]。</p><p><b>　　DMA介紹</b></p><p>　　(1)DMA(Direct Me

34、mory Access，直接內(nèi)存存取)是所有現(xiàn)代電腦的重要特色，它允許不同速度的硬件裝置來溝通而不需要依于CPU的大量中斷負載否則，CPU 需要從來源把每一片段的資料復(fù)制到暫存器，然后把它們再次寫回到新的地方。在這個時間中，CPU對于其他的工作來說就無法使用[18]。 </p><p>　　(2)DMA傳輸將數(shù)據(jù)從一個地址空間復(fù)制到另外一個地址空間。</p><p>　　當CPU初始化這個

35、傳輸動作傳輸動作本身是由DMA控制器來實行和完成DMA傳輸對于高效能嵌入式系統(tǒng)算法和網(wǎng)絡(luò)是很重要的[19]。</p><p>　　(3)在實現(xiàn)DMA傳輸時，是由DMA控制器直接掌管總線，因此，存在著一個總線控制權(quán)轉(zhuǎn)移問題。即DMA傳輸前，CPU要把總線控制權(quán)交給DMA控制器，而在結(jié)束DMA傳輸后，DMA控制器應(yīng)立即把總線控制權(quán)再交回給CPU[20]?！?lt;/p><p>　　(4)一個完整的

36、DMA傳輸過程必須經(jīng)過下面的4個步驟</p><p>　　—DMA請求，CPU對DMA控制器初始化，并向I/O發(fā)出操作命令，I/O接口提出DMA請求</p><p>　　—DMA響應(yīng)，DMA控制器對DMA請求判別優(yōu)先級及屏蔽，向總線裁決邏輯提出總線請求。當CPU執(zhí)行完當前總線周期即可釋放總線控制權(quán)。此時，總線裁決邏輯輸出總線應(yīng)答，表示DMA已經(jīng)響應(yīng)，通過DMA控制器通知I/O接口開始DMA

37、傳輸[21]。</p><p>　　—DMA傳輸，DMA控制器獲得總線控制權(quán)后，CPU即刻掛起或只執(zhí)行內(nèi)部操作，由DMA控制器輸出讀寫命令，直接控制RAM與I/O接口進行DMA傳輸。 在DMA控制器的控制下，在存儲器和外部設(shè)備之間直接進行數(shù)據(jù)傳送，在傳送過程中不需要中央處理器的參與。開始時需提供要傳送的數(shù)據(jù)的起始位置和數(shù)據(jù)長度。</p><p>　　—DMA結(jié)束，當完成規(guī)定的成批數(shù)據(jù)傳送后

38、，DMA控制器即釋放總線控制權(quán)，并向I/O接口發(fā)出結(jié)束信號。當I/O接口收到結(jié)束信號后，一方面停 止I/O設(shè)備的工作，另一方面向CPU提出中斷請求，使CPU從不介入的狀態(tài)解脫，并執(zhí)行一段檢查本次DMA傳輸操作正確性的代碼。最后，帶著本次操作結(jié)果及狀態(tài)繼續(xù)執(zhí)行原來的程序[22]。</p><p><b>　　主要引腳介紹：</b></p><p><b>　　

39、VDD：5V </b></p><p>　　RST：硬件復(fù)位接口，高電平有效</p><p>　　ANE：地址使能腳，ISA信號對有效的輸入輸出命令必須是低電平 </p><p>　　INT7—0： 中斷請求總線：能夠分別IRQ15,IRQ12,IRQ10,IRQ5,IRQ4,IRQ3,IRQ2/9. 唯一一條線被選擇在一個時間里反映中斷請求。RTL8

40、019AS仍然用這些腳座位輸入線，從而管理ISA總線上實際相應(yīng)的中斷線上的狀態(tài)。結(jié)果記錄在INTR寄存器中，這個寄存器可用軟件用來保護中斷</p><p>　　IORB：輸入輸出讀指令端</p><p>　　IOWB：輸入輸出寫指令端</p><p>　　SMEMRB：存儲器讀命令</p><p>　　SMEMWB：存儲器寫命令,用來閃存寫命

41、令解碼</p><p><b>　　TEST：必須接地</b></p><p>　　BGRES：帶隙引腳</p><p>　　BGGND：帶隙地信號線</p><p>　　RX+，RX-：這是AUI接收端對MAU接收微分輸入信號的進位</p><p>　　TX+，TX-：這是一對傳輸輸出的包含微分

42、線性的驅(qū)動器，它用來發(fā)送滿切斯特編碼數(shù)據(jù)到MAU。這些輸出是源輸出，需要270歐姆的下拉電阻到地。</p><p>　　2.2.3　以太網(wǎng)變壓器芯片選擇</p><p>　　(1)以太網(wǎng)網(wǎng)絡(luò)變壓器簡稱網(wǎng)絡(luò)變壓器具體有T1/E1隔離變壓器；</p><p>　　—ISDN/ADSL接口變壓器；</p><p>　　—VDSL高通/低通濾波器模塊

43、、接口變壓器；</p><p>　　—T3/E3、SDH、64KBPS接口變壓器；</p><p>　　—10/100BASE、 1000BASE-TX網(wǎng)絡(luò)濾波器；</p><p>　　根據(jù)設(shè)計要求選用20F001N以太網(wǎng)變壓器。</p><p>　　它在一塊網(wǎng)卡上所起的作用主要有兩個，一是傳輸數(shù)據(jù)，它把PHY送出來的差分信號用差模耦合的線圈

44、耦合濾波以增強信號，并且通過電磁場的轉(zhuǎn)換耦合到不同電平的連接網(wǎng)線的另外一端；二是隔離網(wǎng)線連接的不同網(wǎng)絡(luò)設(shè)備間的不同電平，以防止不同電壓通過網(wǎng)線傳輸損壞設(shè)備[23]。</p><p>　　網(wǎng)絡(luò)變壓器的主要作用是改善EMI特性、電平隔離。</p><p>　　(4)EMI濾波器叫電磁干擾濾波器，在電力或者電子工程中對信號-信號、電源-電源、信號-電源和電源-信號之間利用電感性元件和電容性元件的

45、頻譜分離特性來將不需要的或者有害的電磁頻譜通過阻斷或者對地旁路的方式濾除的一種功能元件[24]。</p><p>　　(5)數(shù)據(jù)泵是消費級PCI網(wǎng)卡上都具備的設(shè)備，數(shù)據(jù)泵也被叫做網(wǎng)絡(luò)變壓器或可稱為網(wǎng)絡(luò)隔離變壓器。</p><p>　　通常位于各功能電路的輸入-輸出端。按用途可分為電源EMI濾波器和信號EMI濾波器；按濾波頻譜特性可分為高通濾波器、低通濾波器、帶通濾波器、帶阻濾波器；按電磁模

46、量特征可分為差模濾波器和共模濾波器。廣泛用于各類電子信號設(shè)備和開關(guān)式電源供應(yīng)器中，以符合各國制定的電磁兼容標準，有效抑制有害電磁波對自身工作電路或其它敏感設(shè)備的干擾[25]。</p><p>　　本論文選取以太網(wǎng)變壓器20F001N，如圖2.3為20F001N引腳圖</p><p>　　圖2.3 20F001N引腳圖</p><p>　　20F001N是有共振電感的

47、10階T型濾波器，它有以下特點：</p><p>　　輸入損耗：發(fā)射器最大1分貝，接收器最大1分貝</p><p>　　回波損耗：最小為15分貝</p><p>　　聲道干擾：當頻率為1—10Hz時最小為30分貝</p><p>　　有7個發(fā)射極點，5個接收極點</p><p><b>　　主要引腳介紹：&l

48、t;/b></p><p>　　TD+，TD-：傳輸數(shù)據(jù)</p><p>　　RD+，RD-：接收數(shù)據(jù)</p><p>　　RX+，RX-：這是AUI接收端對MAU接收微分輸入信號的進位</p><p>　　TX+，TX-：這是一對傳輸輸出的包含微分線性的驅(qū)動器，它用來發(fā)送曼徹斯特編碼數(shù)據(jù)到</p><p>　　

49、曼徹斯特編碼（Manchester Encoding），也叫做相位編碼(PE)，是一個同步時鐘編碼技術(shù)，被物理層使用來編碼一個同步位流的時鐘和數(shù)據(jù)。它常被用在以太網(wǎng)媒介系統(tǒng)中[26]。</p><p>　　曼徹斯特編碼提供一個簡單的方式給編碼簡單的二進制序列而沒有長的周期沒有轉(zhuǎn)換級別，因而防止時鐘同步的丟失，或來自低頻率位移在貧乏補償?shù)哪M鏈接位錯誤。在這個技術(shù)下，實際上的二進制數(shù)據(jù)被傳輸通過這個電纜，不是作為一

50、個序列的邏輯1或0來發(fā)送的。相反地，這些位被轉(zhuǎn)換為一個稍微不同的格式，它通過使用直接的二進制編碼有很多的優(yōu)點。 </p><p>　　在曼徹斯特編碼中，用電壓跳變的相位不同來區(qū)分1和0，即用正的電壓跳變表示0，用負的電壓跳變表示1。因此，這種編碼也稱為相位編碼。由于跳變都發(fā)生在每一個碼元的中間，接收端可以方便地利用它作為位同步時鐘，因此，這種編碼也稱為自同步編碼。 </p><p>　　2

51、.2.4 存儲器芯片選擇</p><p>　　閃存則是一種非易失性（Non-Volatile）內(nèi)存，在沒有電流供應(yīng)的條件下也能夠長久地保持數(shù)據(jù)，其存儲特性相當于硬盤，這項特性正是閃存得以成為各類便攜型數(shù)字設(shè)備的存儲介質(zhì)的基礎(chǔ)[27]。</p><p>　　NAND閃存的存儲單元則采用串行結(jié)構(gòu)，存儲單元的讀寫是以頁和塊為單位來進行（一頁包含若干字節(jié)，若干頁則組成儲存塊NAND的存儲塊大小為8

52、到32KB），這種結(jié)構(gòu)最大的優(yōu)點在于容量可以做得很大，超過512MB容量的NAND產(chǎn)品相當普遍，NAND閃存的成本較低，有利于大規(guī)模普及。</p><p>　　NAND閃存的缺點在于讀速度較慢，它的I/O端口只有8個，比NOR要少多了。這區(qū)區(qū)8個I/O端口只能以信號輪流傳送的方式完成數(shù)據(jù)的傳送，速度要比NOR閃存的并行傳輸模式慢得多。再加上NAND閃存的邏輯為電子盤模塊結(jié)構(gòu)，內(nèi)部不存在專門的存儲控制器，一旦出現(xiàn)數(shù)

53、據(jù)壞塊將無法修，可靠性NOR閃存要差。NAND閃存被廣泛用于移動存儲、數(shù)碼相機、MP3播放器、掌上電腦等新興數(shù)字設(shè)備中。由于受到數(shù)碼設(shè)備強勁發(fā)展的帶動，NAND閃存一直呈現(xiàn)指數(shù)級的超高速增長。</p><p>　　NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。Intel于1988年首先開發(fā)出NOR flash技術(shù),徹底改變了原先由EPROM和EEPROM一統(tǒng)天下的局面。東芝公司發(fā)表了NANDflash結(jié)構(gòu)

54、,強調(diào)降低每比特的成本,更高的性能,并且象磁盤一樣可以通過接口輕松升級。但是經(jīng)過了十多年之后,仍然有相當多的硬件工程師分不清NOR和NAND閃存?！癴lash存儲器”經(jīng)?？梢耘c“NOR存儲器”互換使用[28]。</p><p>　　NAND閃存技術(shù)相對于NOR技術(shù)有其優(yōu)越之處,因為大多數(shù)情況下閃存只是用來存儲少量的代碼,這時NOR閃存更適合一些。而NAND則是高數(shù)據(jù)存儲密度的理想解決方案。</p>

55、<p>　　NOR的特點是芯片內(nèi)執(zhí)行(XIP,eXecuteInPlace),這樣應(yīng)用程序可以直接在flash閃存內(nèi)運行,不必再把代碼讀到系統(tǒng)RAM中。NOR的傳輸效率很高,在1～4MB的小容量時具有很高的成本效益,但是很低的寫入和擦除速度大大影響了它的性能。NAND結(jié)構(gòu)能提供極高的單元密度,可以達到高存儲密度,并且寫入和擦除的速度也很快。應(yīng)用NAND的困難在于flash的管理和需要特殊的系統(tǒng)接口。</p>&l

56、t;p>　　1．下面分析NOR和NAND的主要區(qū)別：</p><p><b>　　(1)性能比較</b></p><p>　　擦除NOR器件時是以64～128KB的塊進行的,執(zhí)行一個寫入/擦除操作的時間為5s,與此相反,擦除NAND器件是以8～32KB的塊進行的,執(zhí)行相同的操作最多只需要4ms。</p><p>　　NOR的讀速度比NAN

57、D稍快一些，NAND的寫入速度比NOR快很多。NAND的4ms擦除速度遠比NOR的5s快。大多數(shù)寫入操作需要先進行擦除操作。NAND的擦除單元更小,相應(yīng)的擦除電路更少[29]。 </p><p><b>　　(2)接口差別</b></p><p>　　NAND Flash的單元尺寸幾乎是NOR器件的一半,由于生產(chǎn)過程更為簡單,NAND結(jié)構(gòu)可以在給定的模具尺寸內(nèi)提供更高

58、的容量,也就相應(yīng)地降低了價格。 </p><p>　　NOR flash占據(jù)了容量為1～16MB閃存市場的大部分,而NAND flash只是用在8～128MB的產(chǎn)品當中,這也說明NOR主要應(yīng)用在代碼存儲介質(zhì)中,NAND適合于數(shù)據(jù)存儲。</p><p>　　(3)可靠性和耐用性</p><p>　　采用flash介質(zhì)時一個需要重點考慮的問題是可靠性。對于需要擴展MTB

59、F的系統(tǒng)來說,Flash是非常合適的存儲方案。</p><p><b>　　(4)壽命</b></p><p>　　在NAND閃存中每個塊的最大擦寫次數(shù)是一百萬次,而NOR的擦寫次數(shù)是十萬次。NAND存儲器除了具有10比1的塊擦除周期優(yōu)勢,典型的NAND塊尺寸要比NOR器件小8倍,每個NAND存儲器塊在給定的時間內(nèi)的刪除次數(shù)要少一些。 </p><

60、p><b>　　(5) 位交換</b></p><p>　　所有flash器件都受位交換現(xiàn)象的困擾。在某些情況下(很少見,NAND發(fā)生的次數(shù)要比NOR多)，一個比特位會發(fā)生反轉(zhuǎn)或被報告反轉(zhuǎn)了。 </p><p>　　一位的變化可能不很明顯，但是如果發(fā)生在一個關(guān)鍵文件上，這個小小的故障可能導(dǎo)致系統(tǒng)停機。如果只是報告有問題，多讀幾次就可能解決了。 </p>

61、;<p>　　當然，如果這個位真的改變了，就必須采用錯誤探測/錯誤更正(EDC/ECC)算法。位反轉(zhuǎn)的問題更多見于NAND閃存，NAND的供應(yīng)商建議使用NAND閃存的時候，同時使用EDC/ECC算法即錯誤探測/錯誤更正算法。 </p><p><b>　　(6) 壞塊處理</b></p><p>　　NAND器件需要對介質(zhì)進行初始化掃描以發(fā)現(xiàn)壞塊，并將壞

62、塊標記為不　可用在已制成的器件中,如果通過可靠的方法不能進行這項處理,將導(dǎo)致高故障率[30]。 </p><p>　　2 IS61lv51216介紹</p><p>　　SSI的IS61LV51216是一個8M容量結(jié)構(gòu)為512K*16位字長的高速率SRAM。IS61LV51216采用ISSI公司的高性能CMOS工藝制造。IS61lv51216是44pin的TSOP封裝形式，高度可靠的工藝水

63、準加上創(chuàng)新的電路設(shè)計技術(shù)，造就了這款高性能，低功耗的器件。</p><p>　　當/CE處于高電平（未選中）時，IS61LV51216進入待機模式。在此模式下，功耗可降低至CMOS輸入標準。</p><p>　　使用IS61LV51216的低觸發(fā)片選引腳（/CE）和輸出使能引腳（/OE），可以輕松實現(xiàn)存儲器擴展。低觸發(fā)寫入使能引腳（/WE）將完全控制存儲器的寫入和讀取。同一個字節(jié)允許高位（

64、/UB）存取和低位 （/LB）存取。</p><p>　　IS61LV51216 特性：</p><p>　　存取時間：8ns,10ns,12ns</p><p>　　全靜態(tài)操作：不需時鐘或刷新</p><p>　　輸入輸出兼容TTL標準</p><p>　　獨立3.3V供電 </p><p>

65、;　　高字節(jié)數(shù)據(jù)和低字節(jié)數(shù)據(jù)可分別控制 </p><p>　　如圖2.4為IS61lv51216引腳圖</p><p>　　圖 2.4 IS61lv51216引腳圖</p><p><b>　　主要引腳介紹：</b></p><p>　　I/O5～I/O0：數(shù)據(jù)輸入輸出</p><p>　　A18

66、～A0：地址線輸入端</p><p>　　CLE：命令鎖存使能端</p><p>　　ALE: 地址鎖存使能端</p><p>　　CE#：芯片使能，為低電平時啟動器件開始工作</p><p><b>　　OE#：輸出使能端</b></p><p><b>　　WE#：寫使能端</

67、b></p><p><b>　　LB：低字節(jié)控制端</b></p><p><b>　　UB：高字節(jié)控制端</b></p><p>　　3 SST39VF160介紹</p><p>　　SST39VF160是一個1M×16位的CMOS多功能Flash器件，由SST特有的高性能Sup

68、erFlash技術(shù)制造而成。SST39VF160具有高性能的自編程功能，自編程功能時間為14us,為了防止意外寫的發(fā)生，器件還提供了硬件和軟件數(shù)據(jù)保護機制。SST39VF160的100,000個周期的耐用性和大于100年的數(shù)據(jù)保持時間，使其可廣泛用于設(shè)計，制造和測試等應(yīng)用中。</p><p>　　SST39VF160尤其適用于要求程序，配置或數(shù)據(jù)存儲可方便和降低本地更新的應(yīng)用。對于所有的系統(tǒng)，SST39VF160

69、的使用可顯著增強系統(tǒng)的性能和可靠性，降低功耗。它比其它技術(shù)制造的Flash器件在擦除和編程操作中消耗更少的能量。由于不管對于任何的電壓范圍，SuperFlash技術(shù)都消耗很少的電流，使用很短的擦除時間，因此SST39VF160在擦除或編程操作中消耗的能量小于其它Flash技術(shù)制造而成的器件。SST39VF160也增強了程序，數(shù)據(jù)和配置存儲器的低成本應(yīng)用的靈活性。</p><p>　　SST39VF160的存儲器操

70、作有命令來啟動。命令通過標準微處理器寫時序?qū)懭肫骷?，將WE#拉低，CE#保持低電平來寫入命令。SST39VF160的讀操作有CE#和OE#控制，只有兩者都是低電平時，系統(tǒng)才能從器件的輸出管腳獲得數(shù)據(jù)。CE#是器件片選信號。當CE#為高電平時，器件未被選中工作，只消耗等待電流。OE#的輸出控制信號，用來控制輸出管腳數(shù)據(jù)的輸出。當CE#或OE#為高電平時，數(shù)據(jù)總線呈現(xiàn)高阻態(tài)。</p><p>　　SST39VF160

71、還提供了硬件數(shù)據(jù)保護，如果WE#或CE#脈沖寬度小于5ns，寫周期不啟動，如果強制使OE#為低，CE#為高或WE#為高時，寫操作被禁止?？梢苑乐股想娀虻綦娺^程中無意寫操作的產(chǎn)生。</p><p>　　(1)SST39VF160是16Mb(1M×16位)NOR Flash存儲器。</p><p>　　(2)存儲器的工作電壓為2.7～3.6 V</p><p>

72、;<b>　　(3)高可靠性</b></p><p>　　—耐用性，100,000個周期</p><p>　　—數(shù)據(jù)保持時間：大于100年</p><p>　　(4)低功耗（14Hz時）</p><p>　　—有效電流：12mA</p><p>　　—自動低功耗模式：4uA</p>

73、<p>　　快速讀訪問時間：79ns</p><p><b>　　快速擦寫和字編程</b></p><p>　　—扇區(qū)擦除時間：18ms</p><p>　　—塊擦除時間：18ms</p><p>　　—芯片重寫時間：15s</p><p>　　如圖2.5為SST39VF160引腳圖&l

74、t;/p><p>　　圖2.5 SST39VF160引腳</p><p><b>　　主要引腳介紹</b></p><p>　　A19～A0：地址輸入</p><p>　　DQ15～DQ0：數(shù)據(jù)輸入輸出</p><p>　　CE#：芯片使能，為低電平時啟動器件開始工作</p><p

75、>　　OE#：輸出使能，數(shù)據(jù)輸出緩沖器的門控信號</p><p>　　WE#：寫使能，控制寫操作</p><p>　　3 系統(tǒng)硬件電路設(shè)計</p><p>　　3.1 硬件電路總體設(shè)計</p><p>　　硬件電路的設(shè)計必須考慮系統(tǒng)成本、處理速度、體積、功耗等問題，包括中央處理器、只讀存儲器、可讀寫存儲器、外圍的控制電路以及相關(guān)的外設(shè)

76、。</p><p>　　STM32的高度集成，減少了芯片對外圍電路的依賴，因此典型的最小系統(tǒng)只需要振蕩電路、引導(dǎo)設(shè)置、復(fù)位電路和供電電路。如圖3.1是系統(tǒng)的總體設(shè)計框圖。</p><p>　　圖3.1 系統(tǒng)的總體設(shè)計框圖</p><p>　　根據(jù)上文的設(shè)計思想，首先需要設(shè)計一個能使芯片正常工作的最小系統(tǒng)，之后再設(shè)計相應(yīng)的外圍電路。具體設(shè)計原理與相關(guān)設(shè)計圖如下詳述。

77、</p><p>　　3.2 硬件電路設(shè)計</p><p>　　3.2.1系統(tǒng)供電電路設(shè)計</p><p>　　電源由穩(wěn)定的VDD電源供電，用于I/O和內(nèi)部調(diào)壓器，即為本芯片用的VCC3.3。若使用ADC,則VDD的電壓范圍必須在2.4V～3.6V,若不使用ADC，可為2V～3.6V。芯片的VDD引腳必須連接在帶外部穩(wěn)定電源的VDD電源，4個0.1uF的陶瓷電容

78、和一個鉭電容上（典型值10uF）。外部模擬電壓輸入引腳VDDA引腳用于ADC、復(fù)位模塊等，必須連接到兩個外部穩(wěn)定電容上，而VSSA和4個VSS引腳都接地。</p><p>　　當VDD無效時，VBAT引腳必須接到外部電池(1.8~3.6)上，為RTC、外部32.768KHz晶振和備份寄存器供電。如沒有外部電池，必須和0.1uF的陶瓷電容一起連接到VDD電源上。</p><p>　　按照供電

79、方案，可設(shè)計出供電電路，如圖3.2所示</p><p>　　圖3.2 系統(tǒng)供電電路</p><p>　　3.2.2 復(fù)位電路設(shè)計</p><p>　　為確保電路系統(tǒng)中電路穩(wěn)定可靠工作，復(fù)位電路是必不可少的一部分，復(fù)位電路的第一功能是上電復(fù)位。一般微機電路正常工作需要供電電源為5V±5%，即4.75～5.25V。</p><p>　

80、　由于微機電路是時序數(shù)字電路，它需要穩(wěn)定的時鐘信號，因此在電源上電時，只有當VCC超過4.75V低于5.25V以及晶體振蕩器穩(wěn)定工作時，復(fù)位信號才被撤除，微機電路開始正常工作。常見的復(fù)位電路有上電復(fù)位，手動復(fù)位，看門狗復(fù)位等，此電路選取簡單的手動復(fù)位即可，復(fù)位信號是低電平有效，手動復(fù)位電路包括復(fù)位按鈕，及其相應(yīng)的去耦電容等元件。電路圖如圖3.3</p><p><b>　　圖3.3 復(fù)位電路</b

81、></p><p>　　3.2.3 啟動電路設(shè)計</p><p>　　啟動模式選項由S2（BOOT0）和S3（BOOT1）配置。在低功耗模式下（尤其是待機模式），啟動項一定能夠和調(diào)試工具相連（這需要從SRAM啟動)。對應(yīng)的啟動模式如表3.1所示。</p><p>　　表3.1 BOOT0、BOOT1啟動模式</p><p>　　由表3

82、.1可知，若想一上電就運行代碼，則設(shè)置BOOT0為0。若需要用串口下載代碼，則需把BOOT0、BOOT1都分別設(shè)為1和0。因此設(shè)計一個一鍵下載電路，利用串口的DTR與RTS信號來控制BOOT0、BOOT1，從而不需手動切換。啟動電路如圖3.4，P1為排陣，使用時用跳線帽將對應(yīng)排針連接起來即可，其中BOOT0連接在STM32的BOOT0上，BOOT1連接到STM32的PB2/BOOT1上，如圖3.4。</p><p&g

83、t;　　圖 3.4 啟動電路</p><p>　　3.2.4 時鐘電路設(shè)計</p><p>　　時鐘電路就是產(chǎn)生像時鐘一樣準確的振蕩電路，它的任何工作都是按時間順序進行的，一般由晶體震蕩器、晶震控制芯片和電容組成。</p><p>　　一個主晶振可驅(qū)動整個小系統(tǒng)，STM32內(nèi)嵌的出廠前調(diào)校的8MHz的RC時鐘振蕩電路可做主時鐘源(HSE)，另外系統(tǒng)還需要一個時鐘源用

84、于嵌入式RTC的40MHz晶振，即(LSE)。</p><p>　　如圖3.5主時鐘源HSE及圖3.6 LSE </p><p>　　圖3.5 HSE時鐘電路</p><p>　　圖3.6 LSE時鐘電路</p><p>　　3.2.5 存儲器電路設(shè)計</p><p>　　STM32F

85、103VET6內(nèi)置128K的閃存，嵌入式存儲器不同于片外存儲器，它是集成在片內(nèi)，與系統(tǒng)中各個邏輯、混合信號等共同組成單一芯片的組成部分。嵌入式存儲器包括嵌入式靜態(tài)存儲器、動態(tài)存儲器和各種非易失性存儲器。 </p><p>　　對于較小的系統(tǒng)，微控制器子帶的存儲器就有可能滿足系統(tǒng)要求，而較大的系統(tǒng)可能要求增加外部存儲器。</p><p>　　外部存儲器分為程序存儲器和數(shù)據(jù)存儲器。如圖3.7為

86、數(shù)據(jù)存儲器IS61LV51216，圖3.8為程序存儲器SST39VF160</p><p>　　圖 3.7 數(shù)據(jù)存儲器 IS61LV51216</p><p>　　圖3.8 程序存儲器 SST39VF160</p><p>　　3.2.6 外圍控制電路</p><p>　　如圖 3.8為外圍電路即以太網(wǎng)控制電路</p><

87、p>　　圖3.8 外圍控制電路</p><p>　　由于RTL8019AS芯片輸出電壓比RJ-45要求電壓高，所以在RTL8019AS與RJ-45之間需要連接電壓轉(zhuǎn)換電路，用于為RJ-45提供合適的工作電壓。</p><p>　　STM32F103VET6芯片的工作電壓是3.3V，所以還需要一個電壓轉(zhuǎn)換電路，這里選用以太網(wǎng)電壓轉(zhuǎn)換芯片20F001N將5V裝換成3.3V的工作電壓。當

88、開關(guān)斷開時，系統(tǒng)掉電。最后在相應(yīng)的電路上加上去耦電容，得到電壓轉(zhuǎn)換電路。</p><p><b>　　4 結(jié)論</b></p><p>　　隨著嵌入式系統(tǒng)的飛速發(fā)展，嵌入式系統(tǒng)在當今社會越來越多的場合應(yīng)用，而隨著以太網(wǎng)的進一步發(fā)展，嵌入式在以太網(wǎng)中的應(yīng)用也得到更多的重視。本文研究內(nèi)容為基于ARM的以太網(wǎng)接口電路設(shè)計，從深入剖析IEEE 802.3標準開始，結(jié)合選取的面

89、向微控制應(yīng)用領(lǐng)域的內(nèi)核芯片STM32，系統(tǒng)闡述了設(shè)計需要的原理及其詳細的設(shè)計過程，包括相應(yīng)的硬軟件設(shè)計與實現(xiàn)，最終實現(xiàn)了一個嵌入式環(huán)境下以太網(wǎng)接口電路設(shè)計。本文主要的特點如下：</p><p>　　（1）選取芯片為ST公司基于多項增強架構(gòu)的Cortex-M3內(nèi)核的STM32芯片，性能優(yōu)越，性價比優(yōu)于其它同類芯片。該芯片可應(yīng)用于從低端微控制器與復(fù)雜的SoC系統(tǒng)多種場合。</p><p>　　

90、（2）目前多數(shù)關(guān)于嵌入式環(huán)境下以太網(wǎng)接口電路的設(shè)計均為ARM微控芯片加以太網(wǎng)控制芯片的模式，本文選取本身沒有以太網(wǎng)接口模塊的ARM芯片，大大降低了設(shè)計工作量，同時也降低了成本，二者綜合考慮，優(yōu)于傳統(tǒng)設(shè)計方案。</p><p>　?。?）ST公司提供了基于STM32的多種外設(shè)固件庫，可方便的進行多種基于該芯片的外設(shè)的開發(fā)。若需實現(xiàn)其它功能，在本設(shè)計的基礎(chǔ)上進行設(shè)計即可。</p><p>　　

91、然而，由于設(shè)計時間的限制與本人能力的欠缺，本文尚有以下不足：</p><p>　　（1）本文主要是基于嵌入式系統(tǒng)的以太網(wǎng)接口電路的硬件設(shè)計，只研究了各個重要芯片的主要引腳介紹及連接方法，對整個系統(tǒng)中傳輸?shù)男盘柡蛿?shù)據(jù)介紹的不夠詳細和全面。</p><p>　?。?）由于通常的嵌入式系統(tǒng)中運行任務(wù)眾多，有些嵌入式系統(tǒng)通常包含如UC/OS-II等嵌入式操作系統(tǒng)，如時間允許，可考慮加入嵌入式操作系

92、統(tǒng)，實現(xiàn)多任務(wù)的運行。 </p><p>　?。?）本文采用的以太網(wǎng)接口電路是ARM控制芯片加以太網(wǎng)控制芯片，這種方式的優(yōu)點是將一個復(fù)雜的設(shè)計分成不同功能的模塊解決，芯片分工明確且避免了相關(guān)底層驅(qū)動沖突等問題，但缺點是工作量加大，軟件編程相對復(fù)雜，而使用有以太網(wǎng)模塊的接口電路，構(gòu)建電路簡單，軟件編程相對簡單，但缺點是造價高。 </p><p><b>　　附錄A</b

93、></p><p><b>　　硬件電路原理圖</b></p><p>　　圖1．硬件電路原理圖</p><p><b>　　附錄B</b></p><p><b>　　硬件PCB圖</b></p><p><b>　　圖2．硬件PCB圖

94、</b></p><p><b>　　參 考 文 獻</b></p><p>　　[1]徐衛(wèi)華.嵌入式系統(tǒng)產(chǎn)業(yè)鏈亟需完善產(chǎn)業(yè)鏈條.中國計算機報，2006，(15)：125~127</p><p>　　[2]王廷堯.以太網(wǎng)技術(shù)與應(yīng)用.北京：人民郵電出版社，2005﹒15</p><p>　　[3]王勇，姚亦峰，

95、陳抗生.一種嵌入式系統(tǒng)接入Internet的方法及實現(xiàn)[J]．電子術(shù)，2000（9）：18 ~19</p><p>　　[4]付沖，陳英，馬希敏.一種通用嵌入式系統(tǒng)以太網(wǎng)接口的設(shè)計與實現(xiàn)[J]．山東大學(xué)學(xué)報(工學(xué)版)，2005，（13)：315~324</p><p>　　[5]張曉林，崔迎煒﹒嵌入式系統(tǒng)設(shè)計與實踐．北京：北京航空航天大學(xué)出版社．2006．315～324</p>

96、<p>　　[6]周立功．ARM嵌入式系統(tǒng)實驗教程．北京：北京航空航天大學(xué)出版社，2004．31～32</p><p>　　[7]王廷堯．以太網(wǎng)技術(shù)與應(yīng)用.北京：人民郵電出版社，2005．1～13</p><p>　　[8]馬忠梅，馬廣云．ARM嵌入式處理器結(jié)構(gòu)與應(yīng)用基礎(chǔ).北京：北京航空航天大學(xué)出版社，2002．15～34</p><p>　　[9]呂

97、京建，肖海橋．面向二十一實際的嵌入式系統(tǒng)綜述．http//bol-system.com，2005-08-16</p><p>　　[10]吳俊杰，吳建輝．以太網(wǎng)MAC控制器的MII接口轉(zhuǎn)RMII接口的實現(xiàn)[J]．電子器件，2008，(3)：5～7</p><p>　　[11]陳雪梅，曾照福.基于ENC28J60的嵌入式以太網(wǎng)/CAN網(wǎng)關(guān)設(shè)計[J]．現(xiàn)代電子技術(shù)，2009，(4)：34～59

98、</p><p>　　[12]W．Richard Stevens著.范建華等譯.TCP／IP詳解卷l協(xié)議．機械工業(yè)出版社，2002．24～69，105～115</p><p>　　[13]賀丹丹，張帆，劉峰.嵌入式linux開發(fā)教程[M].北京：清華大學(xué)出，2001.25</p><p>　　[14]趙國安，郁斌．基于Linux嵌入式原理與應(yīng)用開發(fā)[M].北京:清華

99、大學(xué)出版社，2006.25～36</p><p>　　[15]春雷，ARM體系結(jié)構(gòu)與編程.北京:清華大學(xué)出版社，2003．125～136</p><p>　　[16]M Tim Jones．路小村．嵌入式系統(tǒng)TCP/IP應(yīng)用層協(xié)議．2003．</p><p>　　[17]W Richard Stevens.范建華．胥光輝．張濤 TCP/IP詳解卷1:協(xié)議．2002．

100、</p><p>　　[18]王永虹，徐煒，郝立平．STM32系列ARM Coretex-M3微控制器原理與實踐[M]</p><p>　?。本罕本┖教旌娇粘霭嫔?，2008．</p><p>　　[20]范偉瑞，李琦，趙燕飛．Cortex-M3嵌入式處理器原理與應(yīng)用[M]．北京：電工業(yè)出版社．</p><p>　　[21] Joseph

101、Yiu. Cortex-M3權(quán)威指南[M]. 2008.</p><p>　　[22] 洪毅峰．基于ARM的嵌入式系統(tǒng)設(shè)計[D]. 浙江：浙江大學(xué)，2005．</p><p>　　[23] ST公司．STM32系列詳解-2009年STM MCU 巡回演講[R]，2009.</p><p>　　[24] Cortex-M3技術(shù)參考手冊.廣州周立功單片機發(fā)展有限公司.&

102、lt;/p><p>　　[25] 張綺文，謝建雄，謝勁心.ARM嵌入式常用模塊與綜合系統(tǒng)實例精講.北京：電子工業(yè)出版社，2007.1</p><p>　　[26] 夏軍營，喬純捷，王剛，周睿. 計算機測量與控制.北京：計算機測量與控制雜志編輯部.</p><p>　　[27] 王曉廷. 以太網(wǎng)技術(shù)與應(yīng)用. 北京：人民郵電出版社，2005.</p><

103、p>　　[28] 胥靜.嵌入式系統(tǒng)設(shè)計與開發(fā)實例詳解——基于ARM的應(yīng)用.北京：北京航空航天大學(xué)出版社，2005.1.</p><p>　　[29] 賈智平.嵌入式系統(tǒng)原理和接口技術(shù).北京：清華大學(xué)出版社，2009.8.</p><p>　　[30] 沈緒榜.嵌入式計算機系統(tǒng)的展望[J].單片機與計算機系統(tǒng)的應(yīng)用，2001.5.</p><p><b&g

104、t;　　致謝詞</b></p><p>　　本設(shè)計的完成是在我的導(dǎo)師沈小林老師的細心指導(dǎo)下進行的。無論是從開始的定研究方向還是后來的查資料過程中，一直都耐心地給予我指導(dǎo)和意見。每次設(shè)計遇到問題時老師都不辭辛苦的講解，才使得我走出誤區(qū)，找到正確的方法。從設(shè)計的選題到資料的搜集直至最后設(shè)計的修改的整個過程中，花費了沈老師很多寶貴的時間和精力，在此向?qū)煴硎局孕牡馗兄x！導(dǎo)師嚴謹?shù)闹螌W(xué)態(tài)度，開拓進取的精神和高