多道脈沖幅度分析儀

1、Southwest university of science and technology,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),The Design and implementation of the multichannel pulse height analyzer,題目研究背景及意義,核能譜測量技術(shù)是一門綜合性很強(qiáng)新興技術(shù)，綜合了電子技術(shù)、核探測技術(shù)、計算機(jī)技術(shù)

2、等多個學(xué)科。目前，它已經(jīng)成為物質(zhì)成分分析的重要手段之一，在醫(yī)學(xué)、地質(zhì)學(xué)、生物學(xué)、環(huán)境學(xué)、化學(xué)、考古學(xué)等學(xué)科扮演愈來愈重要的角色。,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”研究背景與意義,題目研究背景及意義,在核輻射測量中，入射粒子的能量和核探測器輸出的脈沖信號幅度成正比，通過測量脈沖信號的幅度就能夠分析出輻射能量。因此，在核能量測量中脈沖幅度測量技術(shù)非常重要的課題。,題目研究背景及意義,能譜的獲取、分析也是核分析方法中最重要的手

3、段之一，通過對輻射源能譜的獲取和分析可以直接或間接地得到輻射物質(zhì)的結(jié)構(gòu)、組成元素的種類以及含量等重要信息。,題目研究背景及意義,然而，傳統(tǒng)的獲取能譜的核譜儀，主要是以電子學(xué)器件對核信號進(jìn)行放大成形、基線恢復(fù)、堆積判棄和脈沖信號峰值保持為特點的模擬核譜儀。近年來，高速、高分辨率的模數(shù)轉(zhuǎn)換器件、各種數(shù)字化器件迅猛發(fā)展。為新一代數(shù)字化系統(tǒng)的誕生奠定了堅實的基礎(chǔ)，以數(shù)字信號處理器對多道脈沖幅度進(jìn)行提取和分析為特點的數(shù)字化核譜儀成為了可能.,數(shù)字

4、核譜儀的優(yōu)點,理想性。不同信號的探測器輸出核信息是不同的，但是同一種型號的核探測器輸出的核信息特征是已知的，通過適當(dāng)?shù)臄?shù)字信號處理后，可以從采集到的數(shù)字核信號濾除帶有的噪聲提取出較理想的核信息。,數(shù)字核譜儀的優(yōu)點,靈活性。在模擬核譜儀電子系統(tǒng)中，信號處理是由不同的硬件來完成，而在數(shù)字核譜儀系統(tǒng)中，可以通過較少的必要硬件配合信號處理軟件，實現(xiàn)各種功能和任務(wù)。同時在測量過程中可根據(jù)被測對象、測量目的、探測器的不同，方便快速地改變數(shù)字處理算法

5、，滿足新的測量要求。使得系統(tǒng)的適應(yīng)性顯著提高。,數(shù)字核譜儀的優(yōu)點,優(yōu)越性。為了實現(xiàn)核信號的最優(yōu)化處理，數(shù)字式多道脈沖幅度分析儀器可以根據(jù)探測信號的不一樣而選擇不一樣的處理算法。從而能準(zhǔn)確地提取核信息。,數(shù)字核譜儀的優(yōu)點,穩(wěn)定性。在數(shù)字核譜儀系統(tǒng)中，用數(shù)字信號處理算法實現(xiàn)信號處理，不會隨著環(huán)境（如溫度等）的變化、器件的老化而改變其穩(wěn)定性，而模擬核譜儀系統(tǒng)中所用電學(xué)器件較多，受環(huán)境的影響大，不穩(wěn)定。,數(shù)字核譜儀的優(yōu)點,抗干擾性。數(shù)字化的核信

6、息在傳輸、處理過程中不會因為外界環(huán)境影響而引入額外的噪聲與干擾。更多功能的實現(xiàn)。由于數(shù)字信號處理器不斷的發(fā)展，其計算、處理、存儲能力會更加強(qiáng)大，那么就可以對核信息進(jìn)行多參數(shù)提取。,國內(nèi)外發(fā)展現(xiàn)狀,國外的數(shù)字核譜儀早在 20 世紀(jì) 90 年代末已經(jīng)商業(yè)化了，然而我國的數(shù)字核譜儀的研制和應(yīng)用仍處于初級階段。,國內(nèi)外發(fā)展現(xiàn)狀,早在 1973 年，荷蘭 Philip 實驗室的 H.KOENAN 等人采用數(shù)字濾波器對核信號進(jìn)行處理。設(shè)計了橫向數(shù)

7、字濾波器，將核信號成形為梯形脈沖，并且設(shè)計了一套基于數(shù)字濾波器的 X 射線能譜測量系統(tǒng)。但是鑒于當(dāng)時硬件水平的限制，系統(tǒng)結(jié)構(gòu)復(fù)雜、功耗大、成本高。同時由于當(dāng)時的 ADC 器件的局限，系統(tǒng)的死時間相當(dāng)大。所以，該數(shù)字式核能譜測量系統(tǒng)不論在性能、結(jié)構(gòu)方面都沒能超越當(dāng)時的模擬式系統(tǒng)。但是，具有重大意義的是，它證明了數(shù)字化核測量系統(tǒng)的可行性，為后來的數(shù)字化核儀器的發(fā)展提供了有利的依據(jù)。,國內(nèi)外發(fā)展現(xiàn)狀,到 20 世紀(jì) 90 年代早期， ADC器

8、件、可編程邏輯器件、DSP 技術(shù)迅猛發(fā)展，核信號數(shù)字處理技術(shù)的研究再次活躍起來， XIA、ORTEC、CANBERRA 和 Amptek 等公司都對數(shù)字多道分析儀的實際應(yīng)用做了大量研究。從 1997 年的第一批數(shù)字式多道分析儀產(chǎn)品面向商業(yè)化，到目前己經(jīng)推出了多套同功能產(chǎn)品，而且其指標(biāo)逐步提高,國內(nèi)外發(fā)展現(xiàn)狀,國內(nèi)目前還沒有成形的，面向商業(yè)的數(shù)字式核能譜測量產(chǎn)品，但是一些大學(xué)和科研機(jī)構(gòu)對數(shù)字式能譜測量儀的研制也進(jìn)行深入研究。四川大學(xué)物理科

9、學(xué)與技術(shù)學(xué)院在 ADC 前端的濾波成形、脈沖成形、數(shù)字核能譜獲取等方面有相關(guān)文獻(xiàn)報告；清華大學(xué)工程物理系也在這些技術(shù)上進(jìn)行了深入研究；第二炮兵工程學(xué)院對輻射信號的數(shù)字分析、脈沖堆積判別、基線估計等方面做了相關(guān)的研究。成都理工大學(xué)核技術(shù)與自動化工程學(xué)院采用曲線擬合等方法對數(shù)字核信號進(jìn)行處理，并研制了基于 FPGA 的數(shù)字核譜儀。,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”研究內(nèi)容,研究內(nèi)容,本課題的研究任務(wù)是設(shè)計一套多道脈沖幅度分析

10、儀，根據(jù)核輻射能量的強(qiáng)弱與轉(zhuǎn)換的電壓脈沖信號的最大幅度成正比的原理，通過對電壓脈沖信號的獲取與處理實現(xiàn)核輻射能譜測量。對核探測器輸出信號先進(jìn)行模擬處理，成形為滿足高計數(shù)采樣的高斯型波形。然后數(shù)字化并進(jìn)行尋峰處理、峰值計數(shù)、多道存儲，最終得到其能量譜，將能量譜數(shù)據(jù)傳輸?shù)絇C上位機(jī)實現(xiàn)能譜分析，能譜分析主要針對能量譜的最高峰，重點區(qū)總和，重點區(qū)凈面積，各通道能量大小，能量分布情況等。,研究內(nèi)容,1、探測器信號的模擬處理。包括信號濾波，極—零

11、相消，積分成形，剔除干擾，抑制噪聲，程控放大等。2、高速、高分辨率的A/D數(shù)據(jù)采集。對成形放大后的模擬信號量化成數(shù)字信號，在高采樣率，高分辨率采集系統(tǒng)中確保數(shù)據(jù)的正確性。3、FPGA數(shù)字信號處理。運(yùn)用FPGA平臺設(shè)計硬件尋峰處理算法，穩(wěn)定可靠。主要包括數(shù)據(jù)尋峰、多道計數(shù)、多道存儲、數(shù)據(jù)通信。4、VC上位機(jī)設(shè)計。運(yùn)用VC++ 6.0集成開發(fā)環(huán)境，設(shè)計基于MSComm控件的串口通信上位機(jī)，并設(shè)計算法實現(xiàn)能譜的分析和變換。,設(shè)計報告要求

12、,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”總體設(shè)計與分析,總體設(shè)計分析,核能譜測量系統(tǒng) 核能譜測量系統(tǒng)通常由核輻射探測器和核電子測量系統(tǒng)兩部分組成，而核電子測量系統(tǒng)包括模擬信號的獲取與處理，模數(shù)變換，數(shù)據(jù)量的獲取和處理以及PC機(jī)軟件分析四個部分組成如圖所示。,,核能譜測量系統(tǒng),圖中模擬信號的獲取與處理部分，就是將核輻射探測器輸出的各種電信號，經(jīng)過濾波，成形，放大等處理，盡可能不失真地保持探測器輸出信號所攜帶的核信息。為了提高測量精度，需要將

13、信號數(shù)字化，把有用的模擬信號變成數(shù)字系統(tǒng)能夠接收的二進(jìn)制數(shù)據(jù)，然后由數(shù)據(jù)獲取和處理部分進(jìn)行數(shù)據(jù)分析處理，最后將分析處理的結(jié)果結(jié)合計算機(jī)軟件分析得到能譜信息。,總體設(shè)計分析,多道脈沖幅度分析儀系統(tǒng)分為硬件部分和軟件部分。系統(tǒng)硬件部分主要包括：電源模塊、FPGA數(shù)據(jù)處理模塊、MCU控制模塊、液晶屏顯示模塊、放大成形模塊、程控增益模塊、A/D采集模塊和UART協(xié)議通信模塊。系統(tǒng)軟件部分主要包括：Atmega128單片機(jī)軟件設(shè)計、FPGA硬件電

14、路設(shè)計以及基于VC的上位機(jī)程序設(shè)計，,,系統(tǒng)關(guān)鍵技術(shù),1、RC微分濾波成形與RC積分濾波成形的電路設(shè)計；2、信號放大器如何實現(xiàn)增益線性可調(diào)；3、信號差分驅(qū)動及其A/D采集電路的設(shè)計；4、FPGA的硬件尋峰算法設(shè)計；5、FPGA與PC機(jī)的數(shù)據(jù)通信，數(shù)據(jù)包收發(fā)；6、MSComm控件的使用以及OnComm事件消息的處理。,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”總體結(jié)構(gòu),系統(tǒng)硬件的總體結(jié)構(gòu),根據(jù)系統(tǒng)總體設(shè)計得到的結(jié)論，系統(tǒng)在

15、硬件結(jié)構(gòu)上分為以下八大模塊：電源模塊、FPGA數(shù)據(jù)處理模塊、MCU控制模塊、液晶屏顯示模塊、成形濾波模塊、程控增益模塊、高速A/D采集模塊，UART協(xié)議通信模塊,多道脈沖幅度分析儀硬件系統(tǒng)框圖,,,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”電源模塊設(shè)計24V輸入， ±12V， ±5V，3.3V和1.5V輸出,電源模塊,本系統(tǒng)采用多種電源供電，其中成形濾波模塊中的運(yùn)算放大器OP37EZ需要±12V供電

16、，程控放大芯片AD603需要± 5V供電，MCU以及FPGA外圍供電為+3.3V，F(xiàn)PGA內(nèi)核供電為+1.5V。我們選用市場常用的78、79系列三端穩(wěn)壓器芯片做12V與5V供電，效果好，性價比高，其空載電壓紋波小于2mV。3.3V電源以及1.5V電源模塊，我們選擇了低壓差線性穩(wěn)壓器TPS73633、TPS73615，該芯片由TI公司推出，其壓差典型值僅為75mV，電路簡單，性能特別優(yōu)秀。其輸入電壓范圍為1.7V—5.5V，具

17、體電路如圖所示。,,,電源模塊,電源模塊,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”FPGA數(shù)據(jù)處理模塊 FPGA概述FPGA核心電路,FPGA技術(shù)及HDL硬件描述語言,FPGA（Field Programmable Gate Array）即現(xiàn)場可編程邏輯門陣列，是一個包含有可編程邏輯元件的半導(dǎo)體設(shè)備，可供開發(fā)者現(xiàn)場程式化的邏輯門陣列元件。內(nèi)部主要由可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線模塊三個部分組成。 FPGA

18、是一種硬件可編程器件。它通過對內(nèi)部的16×1RAM組成的查找表的查找實現(xiàn)邏輯組合，每個查找表都與一個D觸發(fā)器的輸入端相連接，再由觸發(fā)器來驅(qū)動其他的邏輯門或I/O端口，這樣構(gòu)成了既能設(shè)計組合邏輯電路又能實現(xiàn)時序邏輯電路的基本邏輯單元，也就是系統(tǒng)門。對于FPGA設(shè)計的整個系統(tǒng)而言，其邏輯功能是取決于內(nèi)部存儲單元的編程數(shù)據(jù)，存儲在存儲器單元中的邏輯值決定了邏輯單元的邏輯功能和各模塊之間或模塊與I/O間的連接方式，并最終決定了實現(xiàn)FP

19、GA的功能。,FPGA的基本特點,采用FPGA設(shè)計特定功能的ASIC電路，而且用戶不需要投片生產(chǎn)，就能得到合用的芯片。FPGA可做其它全定制或半定制ASIC電路的中試樣片。FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳，滿足系統(tǒng)門需求。FPGA是ASIC電路中開發(fā)費(fèi)用最低、設(shè)計周期最短、風(fēng)險最小的器件之一。FPGA采用高速CHMOS工藝，功耗低，滿足低功耗市場需求，可以與CMOS、TTL電平兼容。目前FPGA的制造工藝能夠達(dá)到26nm。

20、,HDL硬件描述語言,HDL是一種國際通用的描述數(shù)字電路和系統(tǒng)的硬件描述語言，用它不僅可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。在EDA工具的支持下，可以快速的實現(xiàn)設(shè)計者的設(shè)計思想， Verilog HDL和VHDL是世界上最為流行的兩種硬件描述語言,硬件描述語言有不同于其他軟件語言的特點,功能的靈活性，HDL支持從門級、開關(guān)級、RTL、行為級等不同抽象層次的電路進(jìn)行描述，并支持不同抽象層次描述的電路組合為

21、一個電路模型，用硬件描述語言設(shè)計數(shù)字電路系統(tǒng)是一種貫穿于設(shè)計、綜合和仿真的方法HDL支持高層次的設(shè)計抽象，可應(yīng)用于設(shè)計復(fù)雜的數(shù)字電路系統(tǒng)，使用硬件描述語言可以在非常抽象的層次上對電路進(jìn)行描述，將繁瑣的實現(xiàn)細(xì)節(jié)交由EDA工具輔助完成，實現(xiàn)自頂向下的層次化設(shè)計。HDL設(shè)計可以不依賴廠商和器件，移植性好。故可以封裝自己的IP核，縮短了開發(fā)周期。,Axel Flash FPGA簡介,根據(jù)內(nèi)部存儲器的類型、工藝來區(qū)分，F(xiàn)PGA可分為 SRAM

22、架構(gòu)和FLASH構(gòu)架，SRAM的FPGA由于掉電后不能保存配置數(shù)據(jù)，所以都需要在外部增加一個昂貴的配置芯片，最大的弊端就是功耗太大，上電啟動時需要很大啟動電流不能滿足現(xiàn)在低功耗的需求，然而Flash架構(gòu)的FPGA卻由于其獨(dú)特的Flash技術(shù)決定了其不同于SRAM FPGA的優(yōu)勢。ProASIC3是Actel在2005年推出的第三代Flash架構(gòu)的FPGA，以下對其獨(dú)特的優(yōu)勢做簡單介紹。,Actel Flash FPGA簡介,先進(jìn)的Fla

23、sh開關(guān)， Flash技術(shù)的FPGA，晶體管擁有7層保護(hù)金屬膜，兩個晶體管就能組成一個Flash開關(guān)：具有面積小、低阻抗和容性負(fù)載、非易失性等特點。單芯片， Flash架構(gòu)的FPGA掉電非易失性，一旦被編程，系統(tǒng)上電時不需要通過外部的配置芯片加載數(shù)據(jù)。,Actel Flash FPGA簡介,高度安全性，Actel Flash架構(gòu)的FPGA具有3層保護(hù)，第一層屬于物理層的保護(hù)，由于其晶體管受7層金屬的保護(hù)，很難實現(xiàn)反向工程；第二層是Fl

24、ash Lock的加密技術(shù)，通過將密鑰下載到芯片中進(jìn)行加密來防止對芯片進(jìn)行非授權(quán)的操作；第三層是采用國際上標(biāo)準(zhǔn)的AES加密算法對編程文件進(jìn)行加密的技術(shù)。 高可靠性，大氣中存在高能粒子（中子、粒子），帶有高能量，如果與某個晶體管發(fā)生碰撞，很可能改變其的狀態(tài)。晶體管發(fā)生狀態(tài)改變需要一定的電壓，而Actel Flash架構(gòu)的FPGA晶體管狀態(tài)的改變則需要更高的電壓，但是大氣中一般的高能粒子達(dá)不到這種高壓。,Actel Flash FPGA簡

25、介,低功耗，F(xiàn)PGA一般都具有4種的功耗：上電功耗、配置功耗、靜態(tài)功耗和動態(tài)功耗， Actel Flash FPGA的開關(guān)僅又兩個晶體管組成，不需要一個很大的電流啟動，與由6個晶體管構(gòu)成SRAM開關(guān)相比較，大大減小了上電和配置的功耗。內(nèi)可嵌高性能處理器，提供了單芯片的SOC解決方案，將處理器嵌入到FPGA內(nèi)部，實現(xiàn)單芯片的解決方案。目前Actel可以提供8位的CoreABC、Core8051、Core8051s處理器，可以提供32位的

26、ARM7、CortexM1、CortexM3處理器，這些內(nèi)嵌處理器，不占用FPGA的邏輯資源，完美地將FPGA和ARM結(jié)合在了單個芯片上，這將成為FPGA領(lǐng)域跨時代的里程碑。,A3P1000系統(tǒng)核心電路,本系統(tǒng)數(shù)據(jù)處理是以FPGA為核心，處理芯片選用ACTEL公司推出的ProASIC3系列flash FPGA A3P1000， A3P1000擁有100萬個系統(tǒng)門，完全滿足本系統(tǒng)對系統(tǒng)門的需求，系統(tǒng)在硬件上設(shè)計為高電平復(fù)位，采用48MH

27、z有源晶振作為PLL時鐘輸入，十針標(biāo)準(zhǔn)Jtag下載接口。其核心電路如圖所示。,A3P1000系統(tǒng)核心電路,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”控制模塊 Atmega128概述Atmega128最小系統(tǒng),ATmega128 微控制器簡介,ATmega128是 ATMEL公司的推出的8位的RISC微控制器，它在指令和數(shù)據(jù)吞吐能力比傳統(tǒng)的CISC結(jié)構(gòu)要快很多倍。ATmega128具有很豐富的片內(nèi)資源和數(shù)字外設(shè)。系統(tǒng)內(nèi)部提供了大

28、量的可編程的EEPROM和FLASH存儲器。從而大大提高了靈活性，消除了訪問外部存儲器的瓶頸，提高了程序和數(shù)據(jù)的安全性。ATmega128是ATMEL公司8位系列單片機(jī)的最高配置的一款單片機(jī)，經(jīng)常用于嵌入式產(chǎn)品中,ATmega128片上資源,133條指令： 大多數(shù)可以在一個時鐘周期內(nèi)完成，工作于16 MHz 時性能高達(dá)16 MIPS，硬件乘法器只需兩個時鐘周期；128K 字節(jié)系統(tǒng)可編程Flash， 10,000次擦寫周期； 4K字節(jié)的

29、EEPROM和4K內(nèi)部SRAM，可外擴(kuò)存儲器空間達(dá)到64k；可以通過ISP實現(xiàn)系統(tǒng)內(nèi)編程 ，遵循JTAG 標(biāo)準(zhǔn)的邊界掃描功能 ，支持?jǐn)U展的片內(nèi)調(diào)試 ，通過JTAG 接口實現(xiàn)對Flash, EEPROM, 熔絲位和鎖定位的編程； 兩個具有獨(dú)立的預(yù)分頻器和比較器功能的8 位定時器/ 計數(shù)器 ，兩個具有預(yù)分頻器、比較功能和捕捉功能的16 位定時器/ 計數(shù)器 ，具有獨(dú)立預(yù)分頻器的實時時鐘計數(shù)器；,ATmega128片上資源,兩路8 位PWM

30、，6路分辨率可編程（2 到16 位）的PWM，8路10 位ADC ，8 個單端通道 ，7 個差分通道 ，2 個具有可編程增益（1x, 10x, 或200x）的差分通道；面向字節(jié)的兩線接口 ，兩個可編程的串行USART， 可工作于主機(jī)/ 從機(jī)模式的SPI 串行接口；上電復(fù)位以及可編程的掉電檢測 ，片內(nèi)經(jīng)過標(biāo)定的RC 振蕩器 ，片內(nèi)/ 片外中斷源，支持6種睡眠模式: 空閑模式、ADC 噪聲抑制模式、省電模式、掉電模式、Standby 模

31、式。,ATmega128最小系統(tǒng)電路設(shè)計,設(shè)計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”液晶顯示模塊 簡介接口電路,液晶屏顯示模塊,液晶屏模塊是系統(tǒng)主要的輸出設(shè)備，用于顯示數(shù)據(jù)和功能界面。提供最直觀的信息給用戶。在實際設(shè)計中我們主要用于增益檔、超量程等信息的顯示。本設(shè)計中使用的顯示設(shè)備是深圳市拓普微科公司推出的LM256160BCW液晶模塊。該液晶模塊內(nèi)置20x256x4Byte顯示SRAM。使用臺灣宏晶公司的UC1611s 液

32、晶控制器，該控制器支持160行、256列的點陣液晶屏；最高支持16級灰階模式；支持LCD窗口鏡像映射,以及像素反轉(zhuǎn)；在關(guān)閉灰階模式后，可儲存160x256x4像素。通過寫入控制指令和讀寫顯示SRAM可以控制LCD顯示圖形和字符，也可以更改映射區(qū)域達(dá)到屏幕跳轉(zhuǎn)和滾動的效果。本設(shè)計軟件中初始化液晶模塊為單色模式，單像素信息量為1bit，本LCD模塊采用8080模式，直接與GPIO連接，通過讀寫IO電平傳送數(shù)據(jù)和指令。,LCD硬件接口電路,設(shè)

33、計報告要求,“多道脈沖幅度分析儀的設(shè)計與實現(xiàn)”濾波成形模塊,濾波成形模塊,核探測器原理輻射粒子與輻射探測器介質(zhì)相互作用并將其攜帶的核能量聚集在探測器介質(zhì)上，通過激發(fā)、電離、光電轉(zhuǎn)換等轉(zhuǎn)換過程將其轉(zhuǎn)化為電荷。對電荷進(jìn)行收集，形成電壓脈沖。電壓峰值的大小表征了輻射粒子的能量，探測器就是依據(jù)此原理制成。探測器按照記錄方式可以大致分為徑跡室和計數(shù)器兩大類。計數(shù)器就是對電壓脈沖的記錄來分析輻射事件的信息。常用的計數(shù)器類型的探測器包括：閃爍探測器

34、、半導(dǎo)體探測器和氣體探測器等。本文所研究的多道脈沖幅度分析儀主要針對計數(shù)器類型的探測器。,核輻射探測器輸出等效電路,上圖中，C是探測器的極間電容，R 是探測器的輸出阻抗，通常在10^9數(shù)量級以上， I(t)是探測器輸出電流脈沖，設(shè)TA為脈沖開始時刻， TC為探測器對電流脈沖攜帶電荷的收集時間， 那么公式,,核輻射探測器輸出等效電路,,,,對電流脈沖中電荷收集得到總的電荷量Q，Q的大小通常就與入射粒子能量有關(guān)。 I(t)等于流過R和C的電

35、流之和：,設(shè)初始條件t=0時，則I(0)=0，V(0)=0，對上式方程求解，得到電壓脈沖V(t)的表達(dá)式,核探測器輸出時間間隔為隨機(jī)分布的脈沖信號,一般根據(jù)探測器的不一樣， I(t)輸出電流脈沖也不一樣，V(t)電壓脈沖波形也不一樣。但是其波形大體都與下圖相似。,核探測信號脈沖性質(zhì),波形的上升時間很短，通常在ns級別。而下降時間卻很長，通常在ms級別，成指數(shù)衰減，整個脈沖頂部十分尖銳，如果直接對輸出信號進(jìn)行采樣時，需要AD器件有很高采樣

36、頻率才能滿足；脈沖幅度的最大值對應(yīng)于核輻射的能量信息，在進(jìn)行能譜測量時，需要盡可能的獲得這個最大值；,核探測信號脈沖性質(zhì),計數(shù)率的隨機(jī)性，入射粒子的隨機(jī)性導(dǎo)致即使在很低計數(shù)率的情況下，也可能會發(fā)生脈沖堆積；由于探測器可能會漏電流、脈沖堆積、電子元器件存在溫漂、電源紋波等因素，核脈沖信號的基線不穩(wěn)定；,核探測信號脈沖性質(zhì),探測器、電源、電子元器件等部分產(chǎn)生的隨機(jī)噪聲疊加在核信號之上，脈沖幅度存在一定的漲落；由于探測器中電荷收集時間和

37、線路中的漏電阻等因素，使得最終獲得的電壓與應(yīng)有的電壓值存在偏差。核脈沖信號的這些特點恰是數(shù)字核譜儀系統(tǒng)中應(yīng)該解決的關(guān)鍵技術(shù)問題。,能譜測量中的能量分辨,能量分辨率是核譜儀重要的性能指標(biāo)之一，在對多道脈沖幅度分析儀技術(shù)研究中，需要考慮影響上述性能指標(biāo)的主要因素，并盡可能的提高能量分辨率，減小系統(tǒng)的非線性以及死時間。對能量分辨率有影響因素主要包括探測器的固有能量分辨率、噪聲、脈沖堆積、基線漲落、幅度虧損、量化誤差等等。對下面對幾種常見的影響

38、能量分辨率的因素進(jìn)行分析與討論。,能譜曲線和能量分辨,對于單能量輻射源，其能譜曲線如圖所示，圖中能量中心點為E0，是單能量值。FWHM是能譜半高寬，能譜半高寬是衡量能譜儀能量分辨率的重要指標(biāo)，能量分辨率用R表示，定義為能譜的半高寬FWHM 與能譜峰中心值E0的比值：,能量分辨率是衡量能譜測量系統(tǒng)的主要性能指標(biāo)，表征了系統(tǒng)區(qū)分輸入粒子不同能量的能力。,探測器的固有能量分辨率,由核輻射事件作用的物理機(jī)制和過程的統(tǒng)計特性知，即使沉積在核探測器

39、中的能量完全相同，探測器的響應(yīng)也會出現(xiàn)統(tǒng)計漲落，這些統(tǒng)計漲落將會使能譜線有一定的展寬，形成一個高斯型譜峰，從而影響整個系統(tǒng)的能量分辨性能，探測器的這個特性稱為固有能量分辨率，記作RD。比如半導(dǎo)體探測器，探測器的固有能量分辨率與相應(yīng)的譜線半高寬之間的關(guān)系可表示為：,探測器的固有能量分辨率,E表示輻射粒子的能量， 表示探測器介質(zhì)的電離能，F(xiàn)D表示法諾因子。探測器電離能越小，輻射粒子能量E越大時，探測器固有能量分辨率RD就越好。半導(dǎo)體探測器具

40、有良好的固有能量分辨率，就是因為它的電離能比閃爍探測器和氣體探測器的小得多。在另一種意義上講RD為譜儀系統(tǒng)能量分辨率的極限，在實際的能譜測量系統(tǒng)設(shè)計中，要盡可能的使譜儀系統(tǒng)的能量分辨率接近RD 。,,。,噪聲引起的譜線展寬,電子學(xué)噪聲會使電路中一些重要節(jié)點產(chǎn)生電平的隨機(jī)漲落，疊加在信號上時，會造成信號幅度的隨機(jī)漲落，該漲落會引起譜線FWHM的展寬，從而影響系統(tǒng)的能量分辨率。常用 表示噪聲對系統(tǒng)的影響， 定義為信號幅度最大值VMax和

41、噪聲均方根值VN之比值。,噪聲引起的譜線展寬,系統(tǒng)輸出端的噪聲通常會被折算到輸入端，主要表現(xiàn)為：等效噪聲電壓、等效噪聲電荷和等效噪聲能量。噪聲同樣會引起的譜線展寬，用FWHMN表示半高寬，其與等效噪聲能量ENE 之間有如下關(guān)系：,Q表示輸入電流對應(yīng)的電荷量，W表示探測器材料的平均電離能，e為電子電荷量,脈沖堆積和基線漲落,由于探測器產(chǎn)生的信號在時間上是隨機(jī)的，而輸出的脈沖信號具有一定的寬度和一定形狀，因此二個信號或者多個信號相互疊情況可

42、能出現(xiàn)，這種情況稱為脈沖堆積，它將使測量系統(tǒng)造成誤差。信號經(jīng)過成形電路后存在很長后沿，盡管每個信號中某一時刻產(chǎn)生的后沿很小，但是當(dāng)很多信號在該時刻疊加后，會形成一定大小的量并且疊加在信號的基線上，當(dāng)信號隨時間間隔隨機(jī)變化時，信號的基線也會隨機(jī)漲落，如果每個信號都是疊加在以前信號產(chǎn)生的基線之上，這樣就會使信號幅度產(chǎn)生漲落。我們可以近似認(rèn)為這種漲落服從高斯分布，該漲落同樣可引起譜線的展寬，從而影響系統(tǒng)的能量分辨率。,探測信號的前置放大,在實

43、際的測量過程中，探測器附近總會有一定的輻射劑量的存在，測量人員對核譜儀操作時需要遠(yuǎn)離現(xiàn)場來。為了減少探測器輸出端到放大器輸入端的分布電容影響，減少外界干擾，提高信噪比，并使連接信號用的高頻電纜阻抗相應(yīng)匹配。通常把放大器部分分割成前置放大器和主放大器兩大部分，前置放大器體積小，一般放置在探測器附近，前置放大器的輸入與探測器相匹配，組裝在一個結(jié)構(gòu)中，稱之位探測器“探頭”，其輸出信號經(jīng)過高頻電纜線與主放大器相連接，測量工程中，前置放大器參數(shù)不

44、變，由后級的主放大器做放大倍數(shù)的調(diào)節(jié)。前置放大器在核輻射測量中有如下作用和特點：提高系統(tǒng)信噪比；減小外界干擾的相對影響；合理布局、便于使用和調(diào)節(jié)；實現(xiàn)探測器與傳輸線，探頭與主放大器的阻抗轉(zhuǎn)換和阻抗匹配。,前級放大電路設(shè)計,OP37EZ是一款低噪聲、低漂移、高速運(yùn)算放大器。其轉(zhuǎn)換率達(dá)到17V/μsec、增益帶寬積為63MHz。該運(yùn)算放大器常應(yīng)用于麥克風(fēng)，磁頭，唱機(jī)前置放大器，高速數(shù)據(jù)信號調(diào)理采集系統(tǒng)和寬帶儀器。本系統(tǒng)選取該運(yùn)算放大

45、器用作信號的前級放大和信號的有源濾波。在進(jìn)行信號的成形濾波之前，需要先對探頭信號進(jìn)行放大，前面已經(jīng)介紹了探頭信號的特點，其上升沿陡峭，可以看成是階躍信號，而下降沿成指數(shù)衰減，在沒有保證輸入信號有足夠幅度情況下直接輸入微分成形電路，會造成明顯的幅度虧損，所以前級放大是必須的,前級放大電路設(shè)計,微分成形濾波與極-零相消技術(shù),（1）無源RC微分成形濾波前置放大器的輸出信號如圖(a)所示，上升時間相當(dāng)快，通常在ns數(shù)量級，而尾部衰減時間卻要遠(yuǎn)

46、遠(yuǎn)大于上升時間，達(dá)到ms級別。這樣的脈沖信號容易產(chǎn)生脈沖堆積，脈沖堆積嚴(yán)重影響能量分辨率，導(dǎo)致后級的分析測量設(shè)備無法正常處理。由于信號衰減遠(yuǎn)大于上升時間，我們可以近似看成信號為階躍信號，將該信號經(jīng)過一個由一個電容C和一個電阻R組成的微分電路如圖 (b)，RC值的大小決定了信號的衰減時間，這樣就可以使堆積信號分開，從基線開始增長，其輸出信號如圖 (c)。,極-零相消原理,,,,,,,,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,內(nèi)容安排,實,

47、課題的內(nèi)容實質(zhì)及研究目標(biāo),系統(tǒng)總體結(jié)構(gòu)設(shè)計,系統(tǒng)硬件電路設(shè)計,系統(tǒng)整體調(diào)試,系統(tǒng)軟件設(shè)計,,1,2,3,4,5,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),內(nèi)容實質(zhì),實,,,,,,,,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),研究目標(biāo),閱讀核電子測量相關(guān)文獻(xiàn)，掌握多道脈沖幅度分析儀的構(gòu)成原理。理解各種核探測器的輸出信號的特點和指標(biāo)，設(shè)計相關(guān)成形電路、零極點相消電路、積分電路、寬帶線性放大電路等等。掌握高速數(shù)據(jù)采集的相關(guān)原理，熟悉相關(guān)芯片資料，設(shè)計高速AD

48、C采樣電路。學(xué)會使用FPGA開發(fā)平臺，實現(xiàn)數(shù)據(jù)采集與數(shù)據(jù)的前期處理。運(yùn)用FPGA開發(fā)平臺，設(shè)計相關(guān)算法，實現(xiàn)硬件尋峰。完成FPGA與PC機(jī)上層軟件的數(shù)據(jù)通信。系統(tǒng)聯(lián)調(diào),多道脈沖幅度分析儀的設(shè)計與實現(xiàn),,系統(tǒng)總體結(jié)構(gòu)設(shè)計,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),,系統(tǒng)硬件設(shè)計,實,系統(tǒng)在硬件結(jié)構(gòu)上分為以下幾個模塊：電源模塊FPGA數(shù)據(jù)處理模塊MCU控制模塊液晶屏顯示模塊成形濾波模塊程控增益模塊高速A/D采集模塊UART協(xié)議

49、通信模塊,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),微分成形電路設(shè)計,下沖的后沿部分可以用 來表示，盡管其值很小，但是尾部拖得很 長，會帶來幅度過載問題。,(1),(2),多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,極-零消相電路,,為了避免幅度過載效應(yīng)，設(shè)計電路使其不產(chǎn)生下沖現(xiàn)象，需要電路能夠保證微分之后輸出為單極性信號。 假設(shè)輸入系統(tǒng)為

50、 存在一個 的極點。,如果 這樣形式（一個極點，一個零點），其零點 和極點 相等，而且 的值遠(yuǎn)小于 ，那么就可以得到單極性信號，并可以將脈沖縮短。這種方法就是極零相消方法。,,,,,,,,,,,,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,積分成形電路設(shè)計,RC積分電路的輸出波形雖然有平坦的頂部，但是不對稱，其前沿部分明顯比后

51、延快，不能算是高斯型波形，要獲得高斯型的波形我們采用濾波成形電路 級數(shù)越多，輸出越趨近于高斯波形，每增加一級，在時域里則完成一次以指數(shù)函數(shù)為權(quán)的平均，因此幅度變小，峰位后移，脈沖寬度越大，越對稱，越接近于高斯波形。,,,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,積分成形電路設(shè)計,為了使輸出波形接近高斯型波形并且有較高的信噪比，實際選擇積分電路的級數(shù)一般為3-4級,,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,有源積分成形電路,有源濾波成形電路由電

52、阻，電容和運(yùn)算放大器等元器件組成，與無源濾波成型電路相比，有源濾波成形輸出信號更加接近于理想的積分和微分特性，由它來構(gòu)成濾波成形電路，把放大環(huán)節(jié)和濾波環(huán)節(jié)結(jié)合在了一起，節(jié)省了元器件，同時也獲得了更好的效果。,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,程控增益電路設(shè)計（AD603電路設(shè)計）,AD603是美國ADI公司推出的具有程控增益調(diào)整功能的芯片，噪聲低，帶寬增益高達(dá)90MHz。增益的調(diào)整與其自身電壓值無關(guān)僅與控制電壓差Vg成線性關(guān)系，硬件電

53、路將芯片7、5管腳相連接。增益范圍為-11～+30dB，帶寬90MHz。輸入壓差值DAOUT在-500mV～500mV，增益調(diào)節(jié)公式為40Vg+10。,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,程控增益電路設(shè)計（DAC8550電路設(shè)計）,DAC8550是一種小型、低功率、電壓輸出型的16位數(shù)字模擬轉(zhuǎn)換器。芯片提供了良好的線性關(guān)系。采用3線串行接口，輸出電壓與寫入數(shù)據(jù)之間的關(guān)系為,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,信號差分驅(qū)動電路設(shè)計,在采集

54、系統(tǒng)中，雖然A/D轉(zhuǎn)換器支持單端和差分輸入兩種方式，但是差動模擬信號輸入時，轉(zhuǎn)換器在總諧波失真和無雜散動態(tài)范圍的方面將獲得最佳性能，所以本設(shè)計選用了ADI公司的高性能高速差分放大器AD8138進(jìn)行差分驅(qū)動，該放大器具有較寬的模擬帶寬，容易用作單端到差分放大器的轉(zhuǎn)換，并且它的輸入阻抗高達(dá)6MΩ，可以直接與輸入信號相連而省略隔離放大器。,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,AD9226電路設(shè)計,AD9226是ADI公司推出的高速，高分辨率的

55、模數(shù)轉(zhuǎn)換器，該芯片采取單電源供電、具有12位精度、數(shù)據(jù)并行輸出、采樣頻率高達(dá)65MHZ，內(nèi)置2.0V參考基準(zhǔn)電壓源。采用多級差分流水結(jié)構(gòu)，帶有誤差校正功能，在數(shù)據(jù)采集領(lǐng)域應(yīng)用廣泛。,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,硬件實物展示,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,系統(tǒng)軟件設(shè)計,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,ATmega128單片機(jī)系統(tǒng)流程,ATmega128控制器整體程序流程設(shè)計、整體程序采用20ms作為循環(huán)周期，在一個周

56、期內(nèi)實現(xiàn)以下內(nèi)容： AD讀取 增益檔位換算 DAC數(shù)據(jù)寫入 超量程信號獲取 超量程提示 液晶顯示刷新,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,DAC8550數(shù)據(jù)寫操作及液晶初始化,DAC8550數(shù)據(jù)寫操作流程圖,液晶初始化流程圖,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,,FPGA串口數(shù)據(jù)幀收發(fā),串口通訊傳輸率為115200bit/s，波特率的準(zhǔn)確性是確保數(shù)據(jù)傳輸成功、正確的關(guān)鍵，所以FPGA在產(chǎn)生波特率時鐘時應(yīng)盡量減小誤差，為了提

57、高系統(tǒng)容錯處理，我們將波特率設(shè)為實際波特率的N倍，這里N=16。,數(shù)據(jù)發(fā)送模塊框圖,數(shù)據(jù)接收模塊框圖,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,FPGA數(shù)據(jù)尋峰,為了保持時序同步，F(xiàn)PGA內(nèi)部時鐘與AD采樣時鐘為同一時鐘源，F(xiàn)PGA在時鐘上升沿將AD數(shù)據(jù)鎖存，數(shù)據(jù)流根據(jù)上位機(jī)發(fā)送的通道命令，將數(shù)據(jù)進(jìn)行轉(zhuǎn)化，數(shù)據(jù)輸出進(jìn)入尋峰模塊，尋峰邏輯模塊將尋到的峰值數(shù)據(jù)傳送到多道累積模塊，多道累加模塊完成數(shù)據(jù)的分道地址存儲。,FPGA數(shù)據(jù)尋峰模塊框圖,多道

58、脈沖幅度分析儀的設(shè)計與實現(xiàn),實,數(shù)據(jù)尋峰算法,尋峰算法采用雙閾值法，由閾值產(chǎn)生器生成動態(tài)的上下閥值，上下閥值確定峰值鎖存器中的數(shù)據(jù)與數(shù)據(jù)流比較的起止。使用雙閾值比較器可以有效避免信號在閾值前后振蕩而造成重復(fù)尋峰。當(dāng)閾值產(chǎn)生器確定上閾值后，啟動數(shù)值比較，將數(shù)據(jù)流逐一與峰值鎖存器中的數(shù)值相比較，使峰值鎖存器中的數(shù)值始終保持最大值，當(dāng)閥值產(chǎn)生器確定了有效下閾值時停止比較，一個尋峰周期就結(jié)束了。 最后峰值鎖存器中的數(shù)值就是脈沖峰點。,尋峰算法簡

59、圖,多道脈沖幅度分析儀的設(shè)計與實現(xiàn),實,串口事件處理函數(shù)設(shè)計,事件驅(qū)動通信，是一種功能很強(qiáng)的處理串口數(shù)據(jù)的方法。MSComm控件使用OnComm()函數(shù)對事件進(jìn)行捕獲和處理。觸發(fā)OnComm函數(shù)事件有多種，在每次事件觸發(fā)后需要調(diào)用GetCommEvent()函數(shù)獲取事件值，事件值為2時表示接收緩存有數(shù)據(jù)。在讀接收緩存數(shù)據(jù)時采用variant_inp.Attach(m_CtlComm.GetInput())方式讀取; 這種方式讀取避免了直