vdsp芯片有豐富的片內(nèi)外設(shè)vc20x和c240x的片內(nèi)外設(shè)不同

1、TMS320LF/LC240X（包括24X器件）：具有用于高速信號(hào)處理和數(shù)字功能所必需的結(jié)構(gòu)特點(diǎn)具有豐富的外設(shè)功能用于電機(jī)控制和通信。,應(yīng)用優(yōu)化的外設(shè)單元和高性能DSP內(nèi)核的結(jié)合，可為所有的電機(jī)類型提供高速、高效和全變速的先進(jìn)控制技術(shù)。,7.2 TMS320LF/LC240XA片內(nèi)外設(shè)模塊,,看門狗（WD）定時(shí)器模塊 數(shù)字輸入/輸出模塊（I/O） 事件管理模塊（EV） 模數(shù)轉(zhuǎn)換模塊（ADC） 串行外設(shè)模

2、塊（SPI） 串行通信模塊（SCI） 局域網(wǎng)控制器模塊(CAN),7.2 TMS320LF/LC240XA片內(nèi)外設(shè)模塊(218頁),7.2.1 看門狗（WD）定時(shí)器模塊,v 用來監(jiān)視軟件和硬件操作: 在軟件進(jìn)入一個(gè)不正確的循環(huán)或者CPU出現(xiàn)暫時(shí)性異常時(shí)，WD定時(shí)器溢出以產(chǎn)生一個(gè)系統(tǒng)復(fù)位。,所有寄存器都是8位長(zhǎng)模塊與CPU的16位外設(shè)總線的低8位相連。,7.2.1.1 看門狗（WD）定時(shí)器模塊的結(jié)構(gòu),,2 W

3、DCLK是一個(gè)低頻時(shí)鐘2 由CPU的CLKOUT產(chǎn)生2 當(dāng)CPU處于低功耗模式IDLE1和IDLE2時(shí)，仍能保證看門狗繼續(xù)計(jì)數(shù)2 僅當(dāng)看門狗使能時(shí)，WDCLK才有效,WDCLK的頻率由下式計(jì)算： WDCLK=（CLKOUT）/512,WD模塊有3個(gè)控制寄存器對(duì)其進(jìn)行控制和管理：,（1）WD計(jì)數(shù)寄存器(WDCNTR)——地址7023h2說明：存放WD計(jì)數(shù)器的當(dāng)前值D7～D0.是一個(gè)只讀寄存器,復(fù)位后為0,寫寄存

4、器無效。由預(yù)定標(biāo)器的輸出提供計(jì)數(shù)時(shí)鐘，進(jìn)行增計(jì)數(shù),,讀該寄存器WDKEY并不返回最近的關(guān)鍵字值，而是返回WDCR的內(nèi)容。,2說明：復(fù)位關(guān)鍵字： 55AAh向WDKEY先后寫入55AAh時(shí)，將清除WDCNTR。其他任何值的結(jié)合寫入或?qū)懭肴魏沃刀疾荒芮宄齏DCNTR。,（2）WD復(fù)位關(guān)鍵字寄存器(WDKEY)—地址7025h,8位WDCR用來存放看門狗配置的控制位。,D7 D6 D5

5、 D4 D3 D2 D1 D0,RC-x RWC-0 RW-0 RW-0 RW-0 RW-0 RW-0 RW-0,（3） WD定時(shí)器控制寄存器(WDCR)——地址7029h,2說明： D6 WDDIS——禁止看門狗位。 只有當(dāng)SCSR2中的WD OVERRIDE位為 1時(shí)，向該位寫有效。

6、0 使能看門狗。1 禁止看門狗。 D5～D3 WDCHK2～WDCHK0——看門狗檢查位必須向這3位寫入101，系統(tǒng)才繼續(xù)正常工作。否則將要求一個(gè)系統(tǒng)復(fù)位。讀這3位總是000。D2～D0 WDPS2～WDPS0——看門狗預(yù)定標(biāo)因子選擇位選擇產(chǎn)生用于WD計(jì)數(shù)器CLK的計(jì)數(shù)器溢出抽頭,v 看門狗WD定時(shí)器是通過系統(tǒng)復(fù)位來解除系統(tǒng)軟件錯(cuò)誤和CPU故障的。v 復(fù)位將使系統(tǒng)返回

7、一個(gè)已知的起點(diǎn)。,7.2.1.2 看門狗（WD）定時(shí)器的操作,● （1）WD計(jì)數(shù)器(WDCNTR)溢出 或不能向WDKEY寫入一個(gè)正確的值55AAh,,,當(dāng)系統(tǒng)正常工作時(shí): 在WD計(jì)數(shù)器(WDCNTR)溢出前，程序正常運(yùn)行，將給復(fù)位關(guān)鍵字寄存器WDKEY寫入一個(gè)正確值（先寫入55h,緊接著寫入AAh）,當(dāng)系統(tǒng)不正常時(shí)：WDCNTR將計(jì)滿溢出,并在一個(gè)WDCLK時(shí)鐘后發(fā)生系統(tǒng)復(fù)位操作。,WDCR寄存器的

8、檢查位（WDCHK2～WDCHK0）　一直和一個(gè)二進(jìn)制常量1012相比較。如果WD檢查位與這個(gè)值不匹配，就會(huì)產(chǎn)生一個(gè)系統(tǒng)復(fù)位。,● （2）使用WD檢查位,,向WDCR寫入值時(shí)必須包括寫到D5～D3的值1012,為了避免過早發(fā)生復(fù)位，應(yīng)在程序剛開始時(shí)就對(duì)WD進(jìn)行配置。,當(dāng)系統(tǒng)上電復(fù)位時(shí),看門狗被使能。WD定時(shí)器被缺省為最快的WD速率。 一旦復(fù)位由內(nèi)部釋放，CPU就開始執(zhí)行程序，同時(shí)WD定時(shí)器就開始計(jì)數(shù)。,DSP器件的數(shù)字輸入/輸出

9、引腳均為功能復(fù)用引腳： 1. 通用I/O功能（雙向數(shù)據(jù)輸入/輸出)引腳 2. 特殊功能 PWM輸出、捕獲輸入、串行輸入輸出等引腳。,7.2.2 數(shù)字輸入/輸出（I/O）模塊,由I/O復(fù)用控制寄存器(MCRx，x＝A, B, C）來選擇控制兩種功能。,當(dāng)引腳作為通用I/O時(shí): 數(shù)據(jù)和方向控制寄存器（PxDATDIR，x=A,B,C,D,E,F)指出各I/O引腳的數(shù)據(jù)方向（輸入還是輸出）和當(dāng)前

10、引腳對(duì)應(yīng)的電平（高或低）。,7.2.2 數(shù)字輸入/輸出（I/O）模塊,讀通用I/O引腳的電平或向引腳輸出電平，實(shí)際上是對(duì)相應(yīng)的寄存器（PxDATDIR）進(jìn)行讀寫操作。,240xA有6個(gè)端口A、B、C、D、E、F，A,B,C,E端口有8個(gè)數(shù)字I/O引腳；F端口有7個(gè)數(shù)字I/O引腳；D端口有1個(gè)數(shù)字I/O引腳。計(jì)40個(gè)I/O引腳,IOPA0~7, IOPB0~7, IOPC0~7, IOPD0IOPE0~7, I

11、OPF0~6,,D15 D14 D13 D12 D11 D10 D9 D8,MCRA.8,MCRA.9,MCRA.10,MCRA.11,MCRA.12,MCRA.13,MCRA.14,MCRA.15,,,,,,,,,,,,R/W-0 R/W-0 RW-0 RW-0

12、 RW-0 RW-0 RW-0 RW-0,D7 D6 D5 D4 D3 D2 D1 D0,MCRA.0,MCRA.1,MCRA.2,MCRA.3,MCRA.4,MCRA.5,MCRA.6,MCRA.7,,,,,,,,,,,,RW-0 RW-0

13、 RW-0 RW-0 RW-0 RW-0 RW-0 RW-0,,注：R=讀；W=寫；“-”后為復(fù)位值。該注適合于MCRB、MCRC寄存器。,● I/O復(fù)用控制寄存器A（MCRA）——地址7090h,,7.2.2.1 I/O復(fù)用控制寄存器,表7.9 I/O端口復(fù)用控制寄存器A (MCRA) 配置,● I/O復(fù)用控制寄存器A（MCRA）——地址7090h,,表7.10

14、 I/O端口復(fù)用控制寄存器B (MCRB) 配置,表7.11 I/O端口復(fù)用控制寄存器C (MCRC) 配置,當(dāng)MCRX寄存器的相應(yīng)位為0時(shí)，I/O口用做通用I/O引腳功能。 6個(gè)數(shù)據(jù)和方向控制寄存器PxDATDIR（x=A, B, C, D, E, F）用來設(shè)置數(shù)字I/O口的數(shù)值和方向。,7.2.2.2 數(shù)據(jù)和方向控制寄存器,如果這些引腳作為特殊功能使用（MCRX寄存器的相應(yīng)位為1），則PxDATDIR的設(shè)置對(duì)相應(yīng)的引

15、腳沒有影響。,● 端口A數(shù)據(jù)和方向控制寄存器（PADATDIR）,,7.2.2.2 數(shù)據(jù)和方向控制寄存器,● 端口A數(shù)據(jù)和方向控制寄存器（PADATDIR）,,D15 D14 D13 D12 D11 D10 D9 D8,A0DIR,A1DIR,A2DIR,A3DIR,A4DIR,A5DIR,A

16、6DIR,A7DIR,,,,,,,,,,,,R/W-0 R/W-0 RW-0 RW-0 RW-0 RW-0 RW-0 RW-0,D7 D6 D5 D4 D3 D2 D1 D0,2說明：

17、D7～D0 IOPAn——I/O引腳名（n=7～0）。如果AnDIR=1即引腳IOPAn（n=7～0）為輸出時(shí)： 0 設(shè)置相應(yīng)的引腳使其輸出為低電平1 設(shè)置相應(yīng)的引腳使其輸出為高電平,,如果AnDIR =0即引腳IOPAn（n=7～0）為輸入時(shí)： 0 對(duì)應(yīng)的I/O引腳輸入的值為低電平 1 對(duì)應(yīng)的I/O引腳輸入的值為高電平,● 端口A數(shù)據(jù)和方向控制寄

18、存器（PADATDIR）,,IOPA0,IOPA1,IOPA2,IOPA3,IOPA4,IOPA5,IOPA6,IOPA7,,,,,,,,,,,,RW-* RW-* RW-* RW-* RW-* RW-* RW-* RW-*,7.2.2.3 程序舉例(文件名：GPIO_OUT.asm),將I/O端口A, B, C, E, F的I/O引腳（IOPx0～I(xiàn)

19、OPx7，x=A, B, C, E, F）輪流設(shè)置為低電平輸出。,.title “240xA GPIO” .data b0 .word 0FFFEh b1 .word 0FFFDh b2 .word 0FFFBh b3 .word 0FFF7h

20、 b4 .word 0FFEFh b5 .word 0FFDFh b6 .word 0FFBFh b7 .word 0FF7Fh GPR0 .word 0,● GPIO_OUT.asm,,● GPIO_OUT.asm,,.include 240xA

21、.h .def_c_into .text_c_into： LDP #0h SETCINTM SETCCNF SPLK#0000h，IMR LACC IFR

22、 SACL IFR LDP#00E0h SPLK #0000h，SCSR1,● GPIO_OUT.asm,,.include 240xA.h .def_c_into .text_c_into： LDP #0h

23、 SETCINTM SETCCNF SPLK#0000h，IMR LACC IFR SACL IFR LDP#00E0h SPLK #0000h，SCSR1,01110000

24、00000000,系統(tǒng)控制和狀態(tài)寄存器1（SCSR1）——地址7018h（P16),D15 D14 D13~D12 D11~D9 D8,,R-0 RW-0 RW-0 RW-1 R-0,D7 D6 D5

25、 D4 D3 D2 D1 D0,,RW-0 RW-0 RW-0 RW-0 RW-0 RW-0 R-0 RC-0,SPLK #006Fh，WDCRLDP #6hSPLK #0h，GPR0OUT GPR0

26、，WSGR LDP#00E1hSPLK #00000h，MCRASPLK #0FF00h，MCRB SPLK #00000h，MCRC SPLK #0FFFFh，PADATDIR,● GPIO_OUT.asm,,01101111,0111000010000000,引腳配置為輸出并為高電平,MAIN: LDP#0 LAR AR0，#300h

27、 LAR AR1，#7,SPLK #0FFFFh，PBDATDIR SPLK #0FFFFh，PCDATDIR SPLK #0FFFFh，PEDATDIR SPLK #0FFFFh，PFDATDIR,● GPIO_OUT.asm,,間接尋址用P184,計(jì)數(shù)器用,LOOP: MAR 　　*，AR0　LACC *+，AR2 LDP 　#00E1hSA

28、CL PADATDIR SACL PBDATDIR SACL PCDATDIRSACLPEDATDIRSACL PFDATDIRCALL DELAY MAR *，AR1,● GPIO_OUT.asm,,BANZ 　LOOP 　 B MAINDELAY: LAR AR2，#0FFFF

29、hD_LOOP: RPT #0FFh 　NOP　 BANZ D_LOOP 　RETPHANTOM　　 KICK_DOG 　 B PHANTOM .end,● GPI

30、O_OUT.asm,,KICK_DOG .macro LDP #00E0h SPLK #05555h，WDKEYSPLK #0AAAAh，WDKEYLDP #0h,若當(dāng)前AR(AR1)不為0轉(zhuǎn)LOOP,若當(dāng)前AR(AR2)不為0轉(zhuǎn)LOOP,TMS320LF240xA提供了兩個(gè)事件管理器EVA和EVB模塊，用于運(yùn)動(dòng)控制和電機(jī)控制。每個(gè)事件管理器模塊都含有：,l  兩個(gè)16位通用可編程定時(shí)器GP t

31、imer1，GP timer2。l  3個(gè)全比較單元和與之對(duì)應(yīng)的脈寬調(diào)制電路PWM。,7.2.3 事件管理器（EV）模塊,l 3個(gè)捕獲單元CAP。l 正交編碼脈沖（QEP）電路。l  中斷邏輯。,,,,,其通用定時(shí)器可以編程為使用外部或內(nèi)部CPU時(shí)鐘:引腳TCLKINA/B提供了外部時(shí)鐘輸入。引腳TDIRA/TDIRB用來指定通用定時(shí)器計(jì)數(shù)方向：高電平為加計(jì)數(shù)；低電平為減計(jì)數(shù)。,7.

32、2.3 事件管理器（EV）模塊,事件管理器中的所有輸入都由內(nèi)部CPU協(xié)調(diào)同步,v DSP事件管理器EVA和EVB內(nèi)部均有兩個(gè)通用定時(shí)器（GPT）:,EVA中為通用定時(shí)器1(GPT1)和2(GPT2） EVB中為通用定時(shí)器3(GPT3)和4(GPT4） 計(jì)數(shù)范圍為0～65535,7.2.3.1 通用定時(shí)器,7.2.3.1 通用定時(shí)器,每個(gè)通用定時(shí)器可以各自獨(dú)立工作，也可以相互同步工作。,16位

33、的全局通用定時(shí)器控制寄存器GPTCONA(EVA中) 和 GPTCONB(EVB中)用來規(guī)定這4個(gè)通用定時(shí)器在不同定時(shí)器事件中所采取的操作，并記錄它們的計(jì)數(shù)方向。,（1）一個(gè)16位可讀/寫的定時(shí)器計(jì)數(shù)器TxCNT（x＝1, 2, 3, 4）。   （2）一個(gè)16位可讀/寫的定時(shí)器比較寄存器(帶影子寄存器）TxCMPR（x=1,2,3,4）。   （3）一個(gè)16位可讀/寫的定時(shí)器

34、周期寄存器(帶影子寄存器）TxPR（x=1,2,3,4）。   （4）一個(gè)16位可讀/寫的定時(shí)器控制寄存器TxCON（x=1,2,3,4）。,● 每個(gè)通用定時(shí)器包括:,,● 每個(gè)通用定時(shí)器包括:,,（5）一個(gè)通用定時(shí)器比較輸出引腳TxCMP，或?qū)憺門xPWM（x＝1,2,3,4）。    （6）用于內(nèi)部或外部時(shí)鐘輸入的可編程定標(biāo)器。   （7）控制和中斷邏輯

35、。,,當(dāng)x=2時(shí)，y=1且n=2；當(dāng)x=4時(shí)，y=3且n=4,事件管理器中的各寄存器均映射在數(shù)據(jù)存儲(chǔ)區(qū)域。 EVA中通用定時(shí)器的9個(gè)寄存器分別映射在7400h～7408h的地址范圍中; EVB中通用定時(shí)器的9個(gè)寄存器分別映射在7500h～7508h的地址范圍中。,1．通用定時(shí)器中的寄存器,GPTCONA規(guī)定EVA中通用定時(shí)器1和2的有關(guān)操作， GPTCONB規(guī)定EVB中通用定時(shí)器3和4的有關(guān)操作

36、。 兩個(gè)控制寄存器的內(nèi)容基本相同，“/”符號(hào)左邊為EVA模塊的定義，右邊為EVB模塊的定義。,● 全局通用定時(shí)器控制寄存器A/B （GPTCONA/B）,● 全局通用定時(shí)器控制寄存器A/B （GPTCONA/B）,各位定義在230頁,定義每個(gè)通用定時(shí)器的操作模式： T1CON和T2CON定義EVA中的通用定時(shí)器1和2 T3CON和T4CON定義EVB中的通用定時(shí)器3和4,● 通用定時(shí)器控制寄存器TxCON(x＝

37、1, 2, 3, 4),D15 D14 D13 D12 ~D11 D10 ~D8,TPS,TMODE,Reserved,Soft,Free,,,,,,,,R/W-0 R/W-0 R/W-0 R/W-0 R/W-0,D7

38、 D6 D5 ~D4 D3 ~D2 D1 D0,SELT1PR/SELT3PR *,TECMP,TCLD,TCLKS,TENABLE,T2SWT1/T4SWT1*,,,,,,,,,,R/W-0 R/W-0 R/W-0 R/W-0 R/W-0

39、R/W-0,注：“*” 表示在T1CON和T3CON中為保留位；R=讀； W=寫；“-”后的值為復(fù)位值。,● 通用定時(shí)器控制寄存器TxCON(x＝1, 2, 3, 4),每個(gè)通用定時(shí)器都有一個(gè)計(jì)數(shù)器，存放開始計(jì)數(shù)時(shí)的初值，當(dāng)進(jìn)行計(jì)數(shù)時(shí)存放當(dāng)前計(jì)數(shù)值。 計(jì)數(shù)器的初值可以是0000h～FFFFh中的任意值。,計(jì)數(shù)器可以進(jìn)行增1或減1計(jì)數(shù)，由控制寄存器TxCON的D12～D11確定其計(jì)數(shù)模式。,● 通用定時(shí)

40、器計(jì)數(shù)器TxCNT（x＝1, 2, 3, 4）,● 比較寄存器TxCMPR（x＝1, 2, 3, 4）,每個(gè)通用定時(shí)器都有一個(gè)比較寄存器，存放與計(jì)數(shù)器TxCNT進(jìn)行比較的值。 如果設(shè)置控制寄存器TxCON中的D1位為1，即允許比較操作，則當(dāng)計(jì)數(shù)器的值計(jì)到與比較寄存器值相等時(shí)產(chǎn)生比較匹配，將有以下事件發(fā)生：,（1） EVA/EVB中斷標(biāo)志寄存器中相應(yīng)的比較中斷標(biāo)志位在匹配后的一個(gè)CPU時(shí)鐘周期后被置位。,（2）在匹配后的一

41、個(gè)CPU時(shí)鐘周期后，根據(jù)全局通用定時(shí)器控制器GPTCONA/B中的D3～D2或D1～D0位的配置，相應(yīng)地比較輸出TxPWM引腳將發(fā)生跳變。,● 比較寄存器TxCMPR（x＝1, 2, 3, 4）,（3）當(dāng)GPTCONA/B的D10～D9或D8～D7位設(shè)置為由比較中斷標(biāo)志啟動(dòng)模數(shù)轉(zhuǎn)換ADC時(shí)模數(shù)轉(zhuǎn)換被啟動(dòng)。,（4）如果比較中斷未被屏蔽，則產(chǎn)生一個(gè)外設(shè)中斷請(qǐng)求。,v 每個(gè)通用定時(shí)器都對(duì)應(yīng)一個(gè)周期寄存器，周期寄存器的值決定了定時(shí)器的周期。,v

42、 當(dāng)定時(shí)器的計(jì)數(shù)值與周期寄存器的值相等時(shí)產(chǎn)生周期匹配，此時(shí)通用定時(shí)器停止操作并保持當(dāng)前計(jì)數(shù)值，然后根據(jù)計(jì)數(shù)器的計(jì)數(shù)方式執(zhí)行復(fù)位操作或遞減計(jì)數(shù)。,● 周期寄存器TxPR（x＝1, 2, 3, 4）,通用定時(shí)器在模塊EVA和EVB的中斷標(biāo)志寄存器EVAIFRA，EVAIFRB，EVBIFRA，EVBIFRB中有16個(gè)中斷標(biāo)志（參見7.2.3.5）。,2．通用定時(shí)器的中斷和仿真中斷,每個(gè)通用定時(shí)器可根據(jù)以下4種事件產(chǎn)生中斷：,（2）下溢——定

43、時(shí)計(jì)數(shù)器的值達(dá)到0000h時(shí)，產(chǎn)生下溢事件中斷。此時(shí)標(biāo)志寄存器中的TxUFINF位（x=1, 2, 3, 4）置1。,（3）比較匹配——當(dāng)通用定時(shí)計(jì)數(shù)器的值與比較寄存器的值相等時(shí)，產(chǎn)生定時(shí)器比較匹配事件中斷。此時(shí)標(biāo)志寄存器中的TxCINT位(x=1, 2, 3, 4)置1。,（4）周期匹配——當(dāng)通用定時(shí)計(jì)數(shù)器的值與周期寄存器的值相等時(shí)，產(chǎn)生定時(shí)器周期匹配事件中斷。此時(shí)標(biāo)志寄存器中的TxPINT位（x=1, 2, 3, 4）置1。,● 每

44、個(gè)通用定時(shí)器可根據(jù)以下4種事件產(chǎn)生中斷：,（1）上溢——定時(shí)計(jì)數(shù)器的值達(dá)到FFFFh時(shí)，產(chǎn)生上溢事件中斷此時(shí)標(biāo)志寄存器中的TxOFINF位（x=1, 2, 3, 4）置1,上述4種事件中斷還可由全局通用定時(shí)器控制寄存器GPTCONA/B的D10～D7位規(guī)定作為模數(shù)轉(zhuǎn)換器的啟動(dòng)轉(zhuǎn)換信號(hào)。,仿真中斷期間的通用定時(shí)器操作模式由通用定時(shí)器的控制寄存器（TxCON的D15～D14）定義。 當(dāng)仿真中斷發(fā)生時(shí)，通用定時(shí)器可被設(shè)置為：立

45、即停止計(jì)數(shù)、當(dāng)前計(jì)數(shù)周期完成后停止計(jì)數(shù)、不受仿真中斷影響持續(xù)運(yùn)行三種狀態(tài)中的任一種。,通用定時(shí)器控制寄存器TxCON的D12～D11位定義了每個(gè)通用定時(shí)器的4種操作模式： （1）停止/保持模式（2）連續(xù)增計(jì)數(shù)模式（3）定向增/減計(jì)數(shù)模式（4）連續(xù)增/減計(jì)數(shù)模式 如果TxCON的D6位為1即允許定時(shí)器操作，則計(jì)數(shù)器按上述模式之一開始計(jì)數(shù)。,3．通用定時(shí)器的計(jì)數(shù)操作,,● 通用定時(shí)器的4種操作模式

46、：,停止/保持模式,通用定時(shí)器在定標(biāo)的輸入時(shí)鐘的上升沿從初值開始進(jìn)行加1計(jì)數(shù)，直到計(jì)數(shù)器的值與周期寄存器的值相等 之后在下一個(gè)輸入時(shí)鐘的上升沿，通用定時(shí)器復(fù)位為0并開始另一個(gè)計(jì)數(shù)周期。,● 通用定時(shí)器的4種操作模式：,,2 連續(xù)增計(jì)數(shù)模式,如果設(shè)定計(jì)數(shù)器的初值（0000h～FFFFh中的任意值）大于周期寄存器的值:則計(jì)數(shù)器進(jìn)行加1計(jì)數(shù)至FFFFh后置上溢中斷標(biāo)志； 再加1計(jì)滿為0后，從0開始繼續(xù)計(jì)數(shù)直到等于周期寄存器

47、的值，此時(shí)產(chǎn)生周期匹配，并設(shè)置周期中斷標(biāo)志和下溢中斷標(biāo)志，且計(jì)數(shù)器復(fù)位為0； 然后再?gòu)?開始繼續(xù)計(jì)數(shù)（像初值為0一樣）,直到等于周期寄存器的值，重復(fù)上述操作。,,,2 連續(xù)增計(jì)數(shù)模式,,,如果設(shè)定時(shí)計(jì)數(shù)器的初值小于周期寄存器的值，則計(jì)數(shù)器從初值開始加1計(jì)數(shù)直到等于周期寄存器的值，然后復(fù)位為0，再?gòu)?開始計(jì)數(shù)，同時(shí)設(shè)置周期中斷和下溢中斷標(biāo)志，重復(fù)上述操作。,,,2 連續(xù)增計(jì)數(shù)模式,,圖7.18 通用定時(shí)器連續(xù)增計(jì)數(shù)模式

48、假設(shè)計(jì)數(shù)器的初始值為5，周期寄存器的值為3,通用定時(shí)器在定標(biāo)的輸入時(shí)鐘上升沿開始計(jì)數(shù)，計(jì)數(shù)方向由輸入引腳TDIRA/B確定。,引腳為高時(shí)，進(jìn)行增計(jì)數(shù)，增計(jì)數(shù)與連續(xù)增計(jì)數(shù)模式完全相同；,定向增/減計(jì)數(shù)模式,,● 通用定時(shí)器的4種操作模式：,,2 定向增/減計(jì)數(shù)模式,引腳為低時(shí)，進(jìn)行減計(jì)數(shù)，從初值（0000h～FFFFh中的任何值）開始減計(jì)數(shù)直到計(jì)數(shù)值為0，此時(shí)如果TDIRA/B引腳仍保持為低，定時(shí)器的計(jì)數(shù)器將重新裝入周期寄存器的值，開始

49、新的減計(jì)數(shù)。,讀GPTCONA/B寄存器中的D14和D1位，可以監(jiān)測(cè)定時(shí)器的計(jì)數(shù)方向。,周期下溢和上溢中斷的產(chǎn)生方式與連續(xù)增計(jì)數(shù)模式相同初始化編程與連續(xù)增計(jì)數(shù)模式方法相同。僅TxCON寄存器的TMODE為11。,2 定向增/減計(jì)數(shù)模式,,圖7.19 通用定時(shí)器定向增/減計(jì)數(shù)模式計(jì)數(shù)初值為FFFDh，周期寄存器的值為3,該模式與定向增/減計(jì)數(shù)模式基本相同。 區(qū)別是：計(jì)數(shù)方向不受引腳TDIRA/B的狀態(tài)影響，而是在計(jì)

50、數(shù)值達(dá)到周期寄存器的值時(shí)或FFFFh（初值大于周期寄存器的值）時(shí)，才從增計(jì)數(shù)變?yōu)闇p計(jì)數(shù)；在計(jì)數(shù)值為0時(shí)，從 減計(jì)數(shù)變?yōu)樵鲇?jì)數(shù)。如圖7.20所示。,連續(xù)增/減計(jì)數(shù)模式,● 通用定時(shí)器的4種操作模式：,,圖7.20 通用定時(shí)器連續(xù)增/減計(jì)數(shù)模式,連續(xù)增/減計(jì)數(shù)模式適用于產(chǎn)生對(duì)稱的PWM波形，該波形廣泛應(yīng)用于電機(jī)/運(yùn)動(dòng)控制和電力電子設(shè)備中。,2 連續(xù)增/減計(jì)數(shù)模式,時(shí)鐘源可采用內(nèi)部時(shí)鐘或外部時(shí)鐘輸入TCLKINA/B，或正交編碼器脈沖電路

51、QEP，由每個(gè)通用定時(shí)器的控制寄存器TxCON的D5～D4位選擇決定,并通過D10～D8位選擇8種輸入時(shí)鐘的預(yù)定標(biāo)系數(shù)。,（1）時(shí)鐘輸入,4．通用定時(shí)器的輸入和輸出信號(hào),當(dāng)使用外部時(shí)鐘時(shí),要求其最大頻率是CPU時(shí)鐘頻率的1/4 在定向增/減計(jì)數(shù)器模式下，EVA模塊中的通用定時(shí)器2和EVB中的通用定時(shí)器4可用于正交編碼脈沖（QEP）電路，此時(shí)正交編碼脈沖電路不僅為定時(shí)器2/4提供時(shí)鐘，而且還提供輸入方向。,當(dāng)通用定時(shí)器處于定向增/

52、減計(jì)數(shù)模式時(shí)，輸入引腳TDIRA/B決定了計(jì)數(shù)的方向：TDIRA/B為高電平時(shí)，規(guī)定為增計(jì)數(shù)； TDIRA/B為低電平時(shí)，規(guī)定為減計(jì)數(shù)。讀全局控制寄存器GPTCONA/B的TxSTAT位可檢查通用定時(shí)器的計(jì)數(shù)方向狀態(tài)。,4．通用定時(shí)器的輸入和輸出信號(hào),（2）方向輸入,比較輸出引腳TxPWM由全局通用定時(shí)器控制寄存器GPTCONA/B的D3～D2位和D1～D0位規(guī)定為強(qiáng)制高、強(qiáng)制低、高有效或低有效。,（3）比較輸出,每個(gè)通用定時(shí)器都可以獨(dú)

53、立地提供一個(gè)PWM輸出通道。所以通用定時(shí)器可提供4個(gè)PWM輸出——TxPWM（或稱比較輸出TxCMP，x＝1, 2, 3, 4）。,4．通用定時(shí)器的輸入和輸出信號(hào),當(dāng)通用定時(shí)器工作在連續(xù)增/減計(jì)數(shù)模式時(shí)，產(chǎn)生對(duì)稱波形；當(dāng)通用定時(shí)器工作在連續(xù)增計(jì)數(shù)模式時(shí)，產(chǎn)生非對(duì)稱波形。,強(qiáng)制高/低——若GPTCONA/B的相應(yīng)位規(guī)定PWM輸出為強(qiáng)制高/低后，輸出引腳TxPWM立即變?yōu)楦唠娖?低電平。,,高有效/低有效——若GPTCONA/B的相應(yīng)位規(guī)定

54、PWM輸出為高有效/低有效后，則可以產(chǎn)生非對(duì)稱或?qū)ΨQ波形：,,4．通用定時(shí)器的輸入和輸出信號(hào),PWM輸出在以下事件的影響下發(fā)生變化：,（1）計(jì)數(shù)操作開始前，輸出引腳TxPWM保持無效狀態(tài)。 （2）當(dāng)?shù)谝淮伪容^匹配發(fā)生時(shí)，輸出引腳TxPWM跳變?yōu)橛行顟B(tài)，同時(shí)產(chǎn)生觸發(fā)。（3）如果通用定時(shí)器工作在連續(xù)增/減計(jì)數(shù)模式，則在第二次比較匹配時(shí)TxPWM變?yōu)闊o效狀態(tài)，并一直保持到下一個(gè)周期的第一次比較匹配發(fā)生。 如圖7.21所示，該波形稱

55、為對(duì)稱波形,4．通用定時(shí)器的輸入和輸出信號(hào),PWM輸出在以下事件的影響下發(fā)生變化：,如果通用定時(shí)器工作在連續(xù)增計(jì)數(shù)模式，則在周期匹配時(shí)TxPWM變?yōu)闊o效狀態(tài)，并一直保持到下一個(gè)周期的比較匹配發(fā)生。 如圖7.22所示，該波形稱為非對(duì)稱波形,4．通用定時(shí)器的輸入和輸出信號(hào),,圖7.21 連續(xù)增/減計(jì)數(shù)模式下的比較輸出（TxPWM）,,返回,,,PWM,圖7.22 連續(xù)增計(jì)數(shù)模式下的比較輸出（TxPWM）,程序舉例,（4）

56、如果比較值在一個(gè)周期開始時(shí)為0，則在整個(gè)周期PWM輸出為有效狀態(tài)； 如果下一周期比較值仍為0，則PWM輸出將不再改變，繼續(xù)保持有效狀態(tài)； 如果比較值大于或等于周期值，則在整個(gè)周期PWM輸出為無效狀態(tài)，直到比較值小于周期值并發(fā)生比較匹配時(shí)，PWM輸出才發(fā)生跳變。,4．通用定時(shí)器的輸入和輸出信號(hào),PWM輸出在以下事件的影響下發(fā)生變化：,輸出信號(hào)的跳變時(shí)間由比較寄存器的值決定，改變比較寄存器中的值就可以改變TxP

57、WM輸出脈沖的寬度。,如上所述，在一個(gè)正常的計(jì)數(shù)模式下，如果比較已被使能，則通用定時(shí)器的TxPWM輸出如表7.13所示。,4．通用定時(shí)器的輸入和輸出信號(hào),PWM輸出在以下事件的影響下發(fā)生變化：,,表7.13 連續(xù)增和連續(xù)增/減計(jì)數(shù)模式下的通用定時(shí)器比較輸出,基于定時(shí)器計(jì)數(shù)模式和輸出邏輯的非對(duì)稱和對(duì)稱波形的產(chǎn)生同樣適用于比較單元。,同一模塊的通用定時(shí)器可以實(shí)現(xiàn)同步。即： EVA模塊中定時(shí)器2和1可以同步

58、EVB模塊中定時(shí)器4和3可以實(shí)現(xiàn)同步,5．通用定時(shí)器的同步,實(shí)現(xiàn)同步的方法如下： （1）置T1CON(EVA模塊)或T3CON(EVB模塊)寄存器中的TENABLE位為1，且置T2CON(EVA)中的T2SWT1或T4CON(EVB)寄存器中的T4SWT3位為1，此時(shí)將同時(shí)啟動(dòng)本模塊中的兩個(gè)計(jì)數(shù)器。,5．通用定時(shí)器的同步,實(shí)現(xiàn)同步的方法如下： （2）在啟動(dòng)同步操作前，可將本模塊的兩個(gè)計(jì)數(shù)器初始化成不同的值。,（3）置T

59、2CON/T4CON寄存器中的SELT1PR/SELT3PR位為1。使通用定時(shí)器1/3的周期寄存器也作為通用定時(shí)器2/4的周期寄存器(而忽略2/4自身的周期寄存器)。,該程序檢查EVA中定時(shí)器1的操作。定時(shí)器的模式為連續(xù)增/減計(jì)數(shù)，x/128。輸出對(duì)應(yīng)于上溢、下溢、比較、周期中斷進(jìn)入相應(yīng)的中斷服務(wù)程序SISR2x中，使通用I/O引腳IOPB0(上溢時(shí))，IOPB1（下溢時(shí)），IOPB2（比較匹配發(fā)生時(shí)），IOPB3（周期匹配發(fā)生時(shí)）輸出

60、高電平。,6. 通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,.include “240xA.h” .include“240xAvector.h” .def_c_into .text_c_into：　 LDP #0h

61、 SETCINTM SPLK #0000h,IMR LACCIFR SACLIFR LDP#00E0h,6. 通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,SPLK#0004h ， SCSR1

62、SPLK#006Fh ， WDCRMAR *,　AR0LDP#0E1h SPLK#0FF00h，PBDATDIR* 裝入通用定時(shí)器1LDP#00E8h SPLK #0000h，GPTCONASPLK　#0000h，T1CNT SPLK　#0F42h，T1CON,6. 通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,SPLK #0

63、FFFFh，T1PR SPLK #00FFh，T1CMPR SPLK #0780h，EVAIMRA SPLK #0FFFFh，EVAIFRA LDP　 #0 SPLK #0002h，IMR CLRC INTMWAI

64、T： NOP NOP B WAIT,6. 通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,GISR2： LDP #00E0h LACL PIVR XOR #002Ah BCND SISR2A，EQ

65、 LACL PIVR XOR #0029h BCND SISR29，EQ LACL PIVR XOR #0028h,6. 通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,BCND SISR28，EQ LACL PIVR XOR #002

66、7h BCND SISR27，EQ RETSISR2A： LDP #0E1h SPLK #0FF01h，PBDATDIR CALL DELAY LDP #0E8h LACC #0400h,6.

67、通用定時(shí)器程序舉例（程序名為EV_T1INT.asm）,SACL EVAIFRA CLRC INTM RETSISR29： LDP#0E1h … … RETSISR28： …,6. 通用定時(shí)器程序舉例

68、（程序名為EV_T1INT.asm）,SISR27： …DELAY： LAR AR0，#01hD_LOOP：RPT #01h NOP BANZ D_LOOP RET .end,6. 通用