《數(shù)字電路基礎(chǔ)》教學(xué)培訓(xùn)課件

1、數(shù)字電路基礎(chǔ),學(xué)習(xí)要點(diǎn)： 二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換 邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡(jiǎn) 基本邏輯門(mén)電路的邏輯功能,第1章 數(shù)字電子技術(shù)基礎(chǔ),1.1 數(shù)字電子技術(shù)基礎(chǔ),1.2 數(shù)制與編碼,1.3 邏輯代數(shù)基礎(chǔ),1.4 邏輯函數(shù)的化簡(jiǎn),1.5 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換,1.6 門(mén)電路,退出,1.1 數(shù)字電路概述,1.1.1 數(shù)字信號(hào)與數(shù)字電路,1.1.2 數(shù)字電路的特點(diǎn)與分類(lèi),

2、退出,1.1.1 數(shù)字信號(hào)與數(shù)字電路,,模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。,數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。,u,u,,模擬信號(hào)波形,數(shù)字信號(hào)波形,t,t,,對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為模擬電路。,對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路。,,,,,1.1.2 數(shù)字電路的的特點(diǎn)與分類(lèi),（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀

3、態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的關(guān)系。 （3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可。,1、數(shù)字電路的特點(diǎn),2、數(shù)字電路的分類(lèi),（2）按所用器件制作工藝的不同：數(shù)字電路可分為雙極型（TTL型）和單極型（MOS型）兩類(lèi)。,（3）按照電路的結(jié)構(gòu)和工作原理的不同：數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路兩類(lèi)。組

4、合邏輯電路沒(méi)有記憶功能，其輸出信號(hào)只與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而與電路以前的狀態(tài)無(wú)關(guān)。時(shí)序邏輯電路具有記憶功能，其輸出信號(hào)不僅和當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路以前的狀態(tài)有關(guān)。,（1）按集成度分類(lèi)：數(shù)字電路可分為小規(guī)模（SSI，每片數(shù)十器件）、中規(guī)模（MSI，每片數(shù)百器件）、大規(guī)模（LSI，每片數(shù)千器件）和超大規(guī)模（VLSI，每片器件數(shù)目大于1萬(wàn)）數(shù)字集成電路。集成電路從應(yīng)用的角度又可分為通用型和專(zhuān)用型兩大類(lèi)型。,,,,本節(jié)小結(jié),數(shù)字信號(hào)的數(shù)

5、值相對(duì)于時(shí)間的變化過(guò)程是跳變的、間斷性的。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線(xiàn)路稱(chēng)為數(shù)字電路。模擬信號(hào)通過(guò)模數(shù)轉(zhuǎn)換后變成數(shù)字信號(hào)，即可用數(shù)字電路進(jìn)行傳輸、處理。,1. 2 數(shù)制與編碼,1.2.1 數(shù)制,1.2.2 數(shù)制轉(zhuǎn)換,1.2.3 編碼,退出,（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱(chēng)為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱(chēng)進(jìn)位制。,1.2.1 數(shù)制,

6、,（2）基 數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。,（3） 位 權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。,,,數(shù)碼為：0～9；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開(kāi)式：,1、十進(jìn)制,５?。怠。怠。?５×１０３＝５０００,５×１０２＝　５００,５×１０１＝　?。担?５

7、15;１００＝　　?。?,,,,,＝５５５５,103、102、101、100稱(chēng)為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。,同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。,＋,任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱(chēng)權(quán)展開(kāi)式。,即：(5555)10＝5×103 ＋5×102＋5×101＋5×100,又如：(209.04)10＝ 2×102 ＋0×101＋9

8、15;100＋0×10－1＋4 ×10－2,2、二進(jìn)制,數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2 ?。?5.25)10,加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0.0=0， 0.1=0 ，1.0=0，1.1=

9、1,運(yùn)算規(guī)則,各數(shù)位的權(quán)是２的冪,,,,,,,二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來(lái)實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。,數(shù)碼為：0～7；基數(shù)是8。運(yùn)算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(207.04)10＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 ×8－2 ＝(135.0625)10,

10、3、八進(jìn)制,4、十六進(jìn)制,數(shù)碼為：0～9、A～F；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(D8.A)2＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)10,各數(shù)位的權(quán)是8的冪,,,,,,各數(shù)位的權(quán)是16的冪,,,,結(jié)論,①一般地，N進(jìn)制需要用到N個(gè)數(shù)碼，基數(shù)是N；運(yùn)算規(guī)律為逢N進(jìn)一。②如果一個(gè)N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即

11、 (an-1 an-2 … a1 a0 · a－1 a－2 … a－m)2則該數(shù)的權(quán)展開(kāi)式為：(M)2 ＝ an-1×Nn-1 ＋ an-2 ×Nn-2 ＋ … ＋a1×N1＋ a0 ×N0＋a－1 ×N-1＋a－2 ×N-2＋… ＋a－m×N-m

12、 ③由權(quán)展開(kāi)式很容易將一個(gè)N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。,1.2.2 數(shù)制轉(zhuǎn)換,（1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)： 將二進(jìn)制數(shù)由小數(shù)點(diǎn)開(kāi)始，整數(shù)部分向左，小數(shù)部分向右，每3位分成一組，不夠3位補(bǔ)零，則每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。,將N進(jìn)制數(shù)按權(quán)展開(kāi)，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。,1、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換,1 1 0 1 0 1 0 . 0 1,,,0 0,0,,＝ (152.

13、2)8,（2）八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。,= 011 111 100 . 010 110,,,(374.26)8,2、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換,1 1 1 0 1 0 1 0 0 . 0 1 1,,,0 0 0,0,,＝ (1E8.6)16,= 1010 1111 0100 . 0111 0110,(AF4.76)16,二進(jìn)制數(shù)與十六進(jìn)制數(shù)的

14、相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。,3、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù),采用的方法 — 基數(shù)連除、連乘法原理：將整數(shù)部分和小數(shù)部分分別進(jìn)行轉(zhuǎn)換。 整數(shù)部分采用基數(shù)連除法，小數(shù)部分 采用基數(shù)連乘法。轉(zhuǎn)換后再合并。,,整數(shù)部分采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。,小數(shù)部分采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。,所以：(44.375)10＝(101

15、100.011)2,,,采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。,用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱(chēng)為編碼。,用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱(chēng)為代碼。,1.2.3 編碼,,,數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問(wèn)題。,二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來(lái)表示十進(jìn)制數(shù)中的 0 ~ 9 十個(gè)數(shù)碼。簡(jiǎn)稱(chēng)BCD碼。,,242

16、1碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼字，僅有一位代碼不同，其它位相同。,用四位自然二進(jìn)制碼中的前十個(gè)碼字來(lái)表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱(chēng)8421 BCD碼。,本節(jié)小結(jié),日常生活中使用十進(jìn)制，但在計(jì)算機(jī)中基本上使用二進(jìn)制，有時(shí)也使用八進(jìn)制或十六進(jìn)制。利用權(quán)展開(kāi)式可將任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。將十進(jìn)制數(shù)轉(zhuǎn)換為其它進(jìn)制數(shù)時(shí)，整數(shù)部分采用基數(shù)除法，

17、小數(shù)部分采用基數(shù)乘法。利用1位八進(jìn)制數(shù)由3位二進(jìn)制數(shù)構(gòu)成，1位十六進(jìn)制數(shù)由4位二進(jìn)制數(shù)構(gòu)成，可以實(shí)現(xiàn)二進(jìn)制數(shù)與八進(jìn)制數(shù)以及二進(jìn)制數(shù)與十六進(jìn)制數(shù)之間的相互轉(zhuǎn)換?！　《M(jìn)制代碼不僅可以表示數(shù)值，而且可以表示符號(hào)及文字，使信息交換靈活方便。BCD碼是用4位二進(jìn)制代碼代表1位十進(jìn)制數(shù)的編碼，有多種BCD碼形式，最常用的是8421 BCD碼。,1.3 邏輯代數(shù)基礎(chǔ),1.3.1 邏輯代數(shù)的基本概念,1.3.2 邏輯代數(shù)的公式、定理和規(guī)則

18、,1.3.3 邏輯函數(shù)的表達(dá)式,退出,事物往往存在兩種對(duì)立的狀態(tài)，在邏輯代數(shù)中可以抽象地表示為 0 和 1 ，稱(chēng)為邏輯0狀態(tài)和邏輯1狀態(tài)。,數(shù)字電路是一種開(kāi)工電路：導(dǎo)通與截止、因果關(guān)系。邏輯代數(shù)是按一定的邏輯關(guān)系進(jìn)行運(yùn)算的代數(shù)，是分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)工具。在邏輯代數(shù)，只有０和１兩種邏輯值，有與、或、非三種基本邏輯運(yùn)算，還有與或、與非、與或非、異或幾種導(dǎo)出邏輯運(yùn)算。,邏輯代數(shù)中的變量稱(chēng)為邏輯變量，用大寫(xiě)字母表示。邏輯變量的取值只

19、有兩種，即邏輯0和邏輯1，0 和 1 稱(chēng)為邏輯常量，并不表示數(shù)量的大小，而是表示兩種對(duì)立的邏輯狀態(tài)。,邏輯是指事物的因果關(guān)系，或者說(shuō)條件和結(jié)果的關(guān)系，這些因果關(guān)系可以用邏輯運(yùn)算來(lái)表示，也就是用邏輯代數(shù)來(lái)描述。,,,1.3.1 基本邏輯運(yùn)算,1、與邏輯（與運(yùn)算）,與邏輯的定義：僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿(mǎn)足時(shí)，事件（Y）才能發(fā)生。表達(dá)式為：,,開(kāi)關(guān)A，B串聯(lián)控制燈泡Y,Ｙ＝ＡＢＣ…,兩個(gè)開(kāi)關(guān)必須同時(shí)接通，燈才亮。

20、邏輯表達(dá)式為：,Ｙ＝ＡＢ,A、B都斷開(kāi)，燈不亮。,A斷開(kāi)、B接通，燈不亮。,A接通、B斷開(kāi)，燈不亮。,A、B都接通，燈亮。,,,這種把所有可能的條件組合及其對(duì)應(yīng)結(jié)果一一列出來(lái)的表格叫做真值表。,將開(kāi)關(guān)接通記作1，斷開(kāi)記作0；燈亮記作1，燈滅記作0?？梢宰鞒鋈缦卤砀駚?lái)描述與邏輯關(guān)系：,,功能表,實(shí)現(xiàn)與邏輯的電路稱(chēng)為與門(mén)。與門(mén)的邏輯符號(hào)：,Ｙ＝ＡＢ,真值表,邏輯符號(hào),,2、或邏輯（或運(yùn)算）,或邏輯的定義：當(dāng)決定事件（Y）發(fā)生的各種條件（A，

21、B，C，…)中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。表達(dá)式為：,,開(kāi)關(guān)A，B并聯(lián)控制燈泡Y,Ｙ＝Ａ＋Ｂ＋Ｃ＋…,兩個(gè)開(kāi)關(guān)只要有一個(gè)接通，燈就會(huì)亮。邏輯表達(dá)式為：,Ｙ＝Ａ+Ｂ,A、B都斷開(kāi)，燈不亮。,A斷開(kāi)、B接通，燈亮。,A接通、B斷開(kāi)，燈亮。,A、B都接通，燈亮。,,,,,,,實(shí)現(xiàn)或邏輯的電路稱(chēng)為或門(mén)?；蜷T(mén)的邏輯符號(hào)：,Y=A+B,真值表,功能表,,邏輯符號(hào),3、非邏輯（非運(yùn)算）,非邏輯指的是邏輯的否定。當(dāng)決定事件（Y）發(fā)生的

22、條件（A）滿(mǎn)足時(shí)，事件不發(fā)生；條件不滿(mǎn)足，事件反而發(fā)生。表達(dá)式為：,開(kāi)關(guān)A控制燈泡Y,實(shí)現(xiàn)非邏輯的電路稱(chēng)為非門(mén)。非門(mén)的邏輯符號(hào)：,Y=A,A斷開(kāi)，燈亮。,,,A接通，燈滅。,真值表,功能表,邏輯符號(hào),,4、常用的邏輯運(yùn)算,（1）與非運(yùn)算：邏輯表達(dá)式為：,（2）或非運(yùn)算：邏輯表達(dá)式為：,,,（3）異或運(yùn)算：邏輯表達(dá)式為：,,,,（4） 與或非運(yùn)算：邏輯表達(dá)式為：,,,5、邏輯函數(shù)及其相等概念,（1）邏輯表達(dá)式：由邏輯變量和與、或、非3種運(yùn)

23、算符連接起來(lái)所構(gòu)成的式子。在邏輯表達(dá)式中，等式右邊的字母A、B、C、D等稱(chēng)為輸入邏輯變量，等式左邊的字母Y稱(chēng)為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。,,（2）邏輯函數(shù)：如果對(duì)應(yīng)于輸入邏輯變量A、B、C、…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱(chēng)Y是A、B、C、…的邏輯函數(shù)。記為,,注意：與普通代數(shù)不同的是，在邏輯代數(shù)中，不管是變量還是函數(shù)，其取值都只能是0或1，并且這里的0和1只表示兩種不同

24、的狀態(tài)，沒(méi)有數(shù)量的含義。,（3）邏輯函數(shù)相等的概念：設(shè)有兩個(gè)邏輯函數(shù),它們的變量都是A、B、C、…，如果對(duì)應(yīng)于變量A、B、C、…的任何一組變量取值，Y1和Y2的值都相同，則稱(chēng)Y1和Y2是相等的，記為Y1=Y2。,若兩個(gè)邏輯函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)一定相等。因此，要證明兩個(gè)邏輯函數(shù)是否相等，只要分別列出它們的真值表，看看它們的真值表是否相同即可。,,證明等式：,1.3.2 邏輯代數(shù)

25、的公式、定理和規(guī)則,1、邏輯代數(shù)的公式和定理,（1）常量之間的關(guān)系,（2）基本公式,,,分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。,（3）基本定理,,利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等冪率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1

26、率A+1=1,證明分配率：A+BA=(A+B)(A+C),證明：,,,,（4）常用公式,,分配率A+BC=(A+B)(A+C),互補(bǔ)率A+A=1,0-1率A·1=1,,互補(bǔ)率A+A=1,,分配率A(B+C)=AB+AC,,0-1率A+1=1,,,,例如，已知等式 　　　　　　，用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：,2、邏輯代數(shù)運(yùn)算的基本規(guī)則,（1）代入規(guī)則：任何一個(gè)含有變量A的等式，如果將所有

27、出現(xiàn)A的位置都用同一個(gè)邏輯函數(shù)代替，則等式仍然成立。這個(gè)規(guī)則稱(chēng)為代入規(guī)則。,（2）反演規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱(chēng)補(bǔ)函數(shù)）。這個(gè)規(guī)則稱(chēng)為反演規(guī)則。例如：,,,,,,（3）對(duì)偶規(guī)則：對(duì)于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換

28、成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，而變量保持不變，則可得到的一個(gè)新的函數(shù)表達(dá)式Y(jié)＇，Y＇稱(chēng)為函Y的對(duì)偶函數(shù)。這個(gè)規(guī)則稱(chēng)為對(duì)偶規(guī)則。例如：,,對(duì)偶規(guī)則的意義在于：如果兩個(gè)函數(shù)相等，則它們的對(duì)偶函數(shù)也相等。利用對(duì)偶規(guī)則,可以使要證明及要記憶的公式數(shù)目減少一半。例如：,注意：在運(yùn)用反演規(guī)則和對(duì)偶規(guī)則時(shí)，必須按照邏輯運(yùn)算的優(yōu)先順序進(jìn)行：先算括號(hào)，接著與運(yùn)算，然后或運(yùn)算，最后非運(yùn)算，否則容易出錯(cuò)。,,,,,

29、,1.3.3 邏輯函數(shù)的表達(dá)式,一個(gè)邏輯函數(shù)的表達(dá)式可以有與或表達(dá)式、或與表達(dá)式、與非-與非表達(dá)式、或非-或非表達(dá)式、與或非表達(dá)式5種表示形式。,一種形式的函數(shù)表達(dá)式相應(yīng)于一種邏輯電路。盡管一個(gè)邏輯函數(shù)表達(dá)式的各種表示形式不同，但邏輯功能是相同的。,1、邏輯函數(shù)的最小項(xiàng)及其性質(zhì),（1）最小項(xiàng)：如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱(chēng)為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，通常

30、稱(chēng)為最小項(xiàng)。,,3個(gè)變量A、B、C可組成8個(gè)最小項(xiàng)：,（2）最小項(xiàng)的表示方法：通常用符號(hào)mi來(lái)表示最小項(xiàng)。下標(biāo)i的確定：把最小項(xiàng)中的原變量記為1，反變量記為0，當(dāng)變量順序確定后，可以按順序排列成一個(gè)二進(jìn)制數(shù)，則與這個(gè)二進(jìn)制數(shù)相對(duì)應(yīng)的十進(jìn)制數(shù)，就是這個(gè)最小項(xiàng)的下標(biāo)i。,3個(gè)變量A、B、C的8個(gè)最小項(xiàng)可以分別表示為：,,,,,（3）最小項(xiàng)的性質(zhì)：,①任意一個(gè)最小項(xiàng)，只有一組變量取值使其值為1。,③全部最小項(xiàng)的和必為1。,,ABC,ABC,,

31、②任意兩個(gè)不同的最小項(xiàng)的乘積必為0。,2、邏輯函數(shù)的最小項(xiàng)表達(dá)式,任何一個(gè)邏輯函數(shù)都可以表示成唯一的一組最小項(xiàng)之和，稱(chēng)為標(biāo)準(zhǔn)與或表達(dá)式，也稱(chēng)為最小項(xiàng)表達(dá)式,對(duì)于不是最小項(xiàng)表達(dá)式的與或表達(dá)式，可利用公式A＋A＝1 和A(B+C)＝AB＋BC來(lái)配項(xiàng)展開(kāi)成最小項(xiàng)表達(dá)式。,如果列出了函數(shù)的真值表，則只要將函數(shù)值為1的那些最小項(xiàng)相加，便是函數(shù)的最小項(xiàng)表達(dá)式。,,,,,m1＝ABC,m5＝ABC,m3＝ABC,m1＝ABC,將真值表中函數(shù)值為0的那

32、些最小項(xiàng)相加，便可得到反函數(shù)的最小項(xiàng)表達(dá)式。,本節(jié)小結(jié),邏輯代數(shù)是分析和設(shè)計(jì)數(shù)字電路的重要工具。利用邏輯代數(shù)，可以把實(shí)際邏輯問(wèn)題抽象為邏輯函數(shù)來(lái)描述，并且可以用邏輯運(yùn)算的方法，解決邏輯電路的分析和設(shè)計(jì)問(wèn)題。　　與、或、非是3種基本邏輯關(guān)系，也是3種基本邏輯運(yùn)算。與非、或非、與或非、異或則是由與、或、非3種基本邏輯運(yùn)算復(fù)合而成的4種常用邏輯運(yùn)算。　　邏輯代數(shù)的公式和定理是推演、變換及化簡(jiǎn)邏輯函數(shù)的依據(jù)。,1.4 邏輯函數(shù)的化簡(jiǎn),1.

33、4.1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式,1.4.2 邏輯函數(shù)的公式化簡(jiǎn)法,1.4.3 邏輯函數(shù)的圖形化簡(jiǎn)法,1.4.4 含隨意項(xiàng)的邏輯函數(shù)的化簡(jiǎn),退出,邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。,1.4.1 邏輯函數(shù)的最簡(jiǎn)表達(dá)式,1、最簡(jiǎn)與或表達(dá)式,乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中的變量也最少的與或表達(dá)式。,,最簡(jiǎn)與或表達(dá)式,2、最簡(jiǎn)與非-與非表達(dá)式,非號(hào)最少、并且每個(gè)非號(hào)下面乘積項(xiàng)中的變量也最少

34、的與非-與非表達(dá)式。,①在最簡(jiǎn)與或表達(dá)式的基礎(chǔ)上兩次取反,②用摩根定律去掉下面的非號(hào),,,3、最簡(jiǎn)或與表達(dá)式,括號(hào)最少、并且每個(gè)括號(hào)內(nèi)相加的變量也最少的或與表達(dá)式。,,①求出反函數(shù)的最簡(jiǎn)與或表達(dá)式,,②利用反演規(guī)則寫(xiě)出函數(shù)的最簡(jiǎn)或與表達(dá)式,4、最簡(jiǎn)或非-或非表達(dá)式,非號(hào)最少、并且每個(gè)非號(hào)下面相加的變量也最少的或非-或非表達(dá)式。,,①求最簡(jiǎn)或非-或非表達(dá)式,,②兩次取反,,５、最簡(jiǎn)與或非表達(dá)式,非號(hào)下面相加的乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中相

35、乘的變量也最少的與或非表達(dá)式。,①求最簡(jiǎn)或非-或非表達(dá)式,,③用摩根定律去掉下面的非號(hào),,②用摩根定律去掉大非號(hào)下面的非號(hào),1.4.2 邏輯函數(shù)的公式化簡(jiǎn)法,1、并項(xiàng)法,邏輯函數(shù)的公式化簡(jiǎn)法就是運(yùn)用邏輯代數(shù)的基本公式、定理和規(guī)則來(lái)化簡(jiǎn)邏輯函數(shù)。,利用公式Ａ＋Ａ＝1，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。,若兩個(gè)乘積項(xiàng)中分別包含同一個(gè)因子的原變量和反變量，而其他因子都相同時(shí)，則這兩項(xiàng)可以合并成一項(xiàng)，并消去互為反變量的因子。,,運(yùn)用摩根定律,

36、,,,,運(yùn)用分配律,,,,,,運(yùn)用分配律,2、吸收法,如果乘積項(xiàng)是另外一個(gè)乘積項(xiàng)的因子，則這另外一個(gè)乘積項(xiàng)是多余的。,,,,,運(yùn)用摩根定律,（１）利用公式Ａ＋ＡＢ＝Ａ，消去多余的項(xiàng)。,,,（２）利用公式Ａ＋ＡＢ＝ＡＢ，消去多余的變量。,,,,如果一個(gè)乘積項(xiàng)的反是另一個(gè)乘積項(xiàng)的因子，則這個(gè)因子是多余的。,３、配項(xiàng)法,（１）利用公式Ａ＝Ａ（Ｂ＋Ｂ），為某一項(xiàng)配上其所缺的變量，以便用其它方法進(jìn)行化簡(jiǎn)。,,,（２）利用公式Ａ＋Ａ＝Ａ，為某項(xiàng)配上

37、其所能合并的項(xiàng)。,,,４、消去冗余項(xiàng)法,利用冗余律ＡＢ＋ＡＣ＋ＢＣ＝ＡＢ＋ＡＣ，將冗余項(xiàng)ＢＣ消去。,,,例：化簡(jiǎn)函數(shù),解：①先求出Y的對(duì)偶函數(shù)Y＇，并對(duì)其進(jìn)行化簡(jiǎn)。,②求Y＇的對(duì)偶函數(shù)，便得Ｙ的最簡(jiǎn)或與表達(dá)式。,,,1.4.3 邏輯函數(shù)的圖形化簡(jiǎn)法,1、卡諾圖的構(gòu)成,邏輯函數(shù)的圖形化簡(jiǎn)法是將邏輯函數(shù)用卡諾圖來(lái)表示，利用卡諾圖來(lái)化簡(jiǎn)邏輯函數(shù)。,將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格

38、雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。,卡諾圖的特點(diǎn)是任意兩個(gè)相鄰的最小項(xiàng)在圖中也是相鄰的。（相鄰項(xiàng)是指兩個(gè)最小項(xiàng)只有一個(gè)因子互為反變量，其余因子均相同，又稱(chēng)為邏輯相鄰項(xiàng)） 。,,,,,,,,,,每個(gè)2變量的最小項(xiàng)有兩個(gè)最小項(xiàng)與它相鄰,每個(gè)3變量的最小項(xiàng)有3個(gè)最小項(xiàng)與它相鄰,每個(gè)4變量的最小項(xiàng)有4個(gè)最小項(xiàng)與它相鄰,,,,,,最左列的最小項(xiàng)與最右列的相應(yīng)最小項(xiàng)也是相鄰的,最上面一行的最小項(xiàng)與最下面一行的相應(yīng)最小項(xiàng)也是相鄰的,兩個(gè)相鄰最

39、小項(xiàng)可以合并消去一個(gè)變量,邏輯函數(shù)化簡(jiǎn)的實(shí)質(zhì)就是相鄰最小項(xiàng)的合并,2、邏輯函數(shù)在卡諾圖中的表示,（1）邏輯函數(shù)是以真值表或者以最小項(xiàng)表達(dá)式給出：在卡諾圖上那些與給定邏輯函數(shù)的最小項(xiàng)相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0。,m1,m3,m4,m6,m7,m11,m14,m15,,,,,,,,,（2）邏輯函數(shù)以一般的邏輯表達(dá)式給出：先將函數(shù)變換為與或表達(dá)式（不必變換為最小項(xiàng)之和的形式），然后在卡諾圖上與每一個(gè)乘積項(xiàng)所包含的那些最小項(xiàng)（該乘

40、積項(xiàng)就是這些最小項(xiàng)的公因子）相對(duì)應(yīng)的方格內(nèi)填入1，其余的方格內(nèi)填入0。,,變換為與或表達(dá)式,,,,,,,,,,ＡＤ的公因子,,,,,ＢＣ的公因子,,,,,說(shuō)明：如果求得了函數(shù)Ｙ的反函數(shù)Ｙ，則對(duì)Ｙ中所包含的各個(gè)最小項(xiàng)，在卡諾圖相應(yīng)方格內(nèi)填入0，其余方格內(nèi)填入1。,3、卡諾圖的性質(zhì),（1）任何兩個(gè)（21個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去一個(gè)變量（消去互為反變量的因子，保留公因子）。,,,,,,,,,,,,（2）任何4個(gè)（22個(gè)）標(biāo)

41、1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去2個(gè)變量。,,,,,,ＡＤ,ＢＤ,ＢＤ,ＢＤ,（3）任何8個(gè)（23個(gè)）標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去3個(gè)變量。,,Ｄ,Ｂ,小結(jié)：相鄰最小項(xiàng)的數(shù)目必須為個(gè)才能合并為一項(xiàng)，并消去個(gè)變量。包含的最小項(xiàng)數(shù)目越多，即由這些最小項(xiàng)所形成的圈越大，消去的變量也就越多，從而所得到的邏輯表達(dá)式就越簡(jiǎn)單。這就是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的基本原理。,,,,,,,4、圖形法化簡(jiǎn)的基本步驟,邏輯表達(dá)式或真值表,卡諾圖

42、,,,1,1,合并最小項(xiàng),,①圈越大越好，但每個(gè)圈中標(biāo)１的方格數(shù)目必須為　個(gè)。②同一個(gè)方格可同時(shí)畫(huà)在幾個(gè)圈內(nèi)，但每個(gè)圈都要有新的方格，否則它就是多余的。③不能漏掉任何一個(gè)標(biāo)１的方格。,最簡(jiǎn)與或表達(dá)式,,,,,ＢＤ,ＣＤ,ＡＣＤ,冗余項(xiàng),,2,,2,,3,,3,將代表每個(gè)圈的乘積項(xiàng)相加,兩點(diǎn)說(shuō)明：,① 在有些情況下，最小項(xiàng)的圈法不只一種，得到的各個(gè)乘積項(xiàng)組成的與或表達(dá)式各不相同，哪個(gè)是最簡(jiǎn)的，要經(jīng)過(guò)比較、檢查才能確定。,,,,,,,ＡＣＤ

43、＋ＢＣＤ＋ＡＢＣ＋ＡＤ,,,,,不是最簡(jiǎn),ＢＣＤ＋ＡＢＣ＋ＡＤ,,,最簡(jiǎn),② 在有些情況下，不同圈法得到的與或表達(dá)式都是最簡(jiǎn)形式。即一個(gè)函數(shù)的最簡(jiǎn)與或表達(dá)式不是唯一的。,,,,,,,ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＢＣＤ,ＡＣ＋ＡＢＤ＋ＡＢＣ＋ＡＢＤ,,,,,1.4.4 含隨意項(xiàng)的邏輯函數(shù)的化簡(jiǎn),隨意項(xiàng)：函數(shù)可以隨意取值（可以為0，也可以為1）或不會(huì)出現(xiàn)的變量取值所對(duì)應(yīng)的最小項(xiàng)稱(chēng)為隨意項(xiàng)，也叫做約束項(xiàng)或無(wú)關(guān)項(xiàng)。,1、含隨意項(xiàng)的邏輯函數(shù),例如：判

44、斷一位十進(jìn)制數(shù)是否為偶數(shù)。,輸入變量A，B，C，D取值為0000～1001時(shí)，邏輯函數(shù)Y有確定的值，根據(jù)題意，偶數(shù)時(shí)為1，奇數(shù)時(shí)為0。,A，B，C，D取值為1010 ～1111的情況不會(huì)出現(xiàn)或不允許出現(xiàn)，對(duì)應(yīng)的最小項(xiàng)屬于隨意項(xiàng)。用符號(hào)“φ”、“×”或“d”表示。,隨意項(xiàng)之和構(gòu)成的邏輯表達(dá)式叫做 隨意條件或約束條件，用一個(gè)值恒為 0 的條件等式表示。,含有隨意條件的邏輯函數(shù)可以表示成如下形式：,2、含隨意項(xiàng)的邏輯函數(shù)的化簡(jiǎn),在邏

45、輯函數(shù)的化簡(jiǎn)中，充分利用隨意項(xiàng)可以得到更加簡(jiǎn)單的邏輯表達(dá)式，因而其相應(yīng)的邏輯電路也更簡(jiǎn)單。在化簡(jiǎn)過(guò)程中，隨意項(xiàng)的取值可視具體情況取0或取1。具體地講，如果隨意項(xiàng)對(duì)化簡(jiǎn)有利，則取1；如果隨意項(xiàng)對(duì)化簡(jiǎn)不利，則取0。,不利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為：,利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為：,3、變量互相排斥的邏輯函數(shù)的化簡(jiǎn),在一組變量中，如果只要有一個(gè)變量取值為1，則其它變量的值就一定為0，具有這種制約關(guān)系的變量叫做互相排斥的變量。變量互相排斥的邏輯函數(shù)也是一種

46、含有隨意項(xiàng)的邏輯函數(shù)。,,,,簡(jiǎn)化真值表,,本節(jié)小結(jié),邏輯函數(shù)的化簡(jiǎn)有公式法和圖形法等。公式法是利用邏輯代數(shù)的公式、定理和規(guī)則來(lái)對(duì)邏輯函數(shù)化簡(jiǎn)，這種方法適用于各種復(fù)雜的邏輯函數(shù)，但需要熟練地運(yùn)用公式和定理，且具有一定的運(yùn)算技巧。圖形法就是利用函數(shù)的卡諾圖來(lái)對(duì)邏輯函數(shù)化簡(jiǎn)，這種方法簡(jiǎn)單直觀，容易掌握，但變量太多時(shí)卡諾圖太復(fù)雜，圖形法已不適用。在對(duì)邏輯函數(shù)化簡(jiǎn)時(shí)，充分利用隨意項(xiàng)可以得到十分簡(jiǎn)單的結(jié)果。,1.5 邏輯函數(shù)的表示方法及其相互轉(zhuǎn)

47、換,1.5.1 邏輯函數(shù)的表示方法,1.5.2 邏輯函數(shù)表示方法之間的轉(zhuǎn)換,退出,1.5.1 邏輯函數(shù)的表示方法,1、真值表,真值表：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。,真值表列寫(xiě)方法：每一個(gè)變量均有0、1兩種取值，n個(gè)變量共有2i種不同的取值，將這2i種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來(lái)，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。,,,例如：當(dāng)A=B=1、或則B=C=1時(shí)，函

48、數(shù)Y=1；否則Y=0。,,,,,,2、邏輯表達(dá)式,邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。,函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式的列寫(xiě)方法：將函數(shù)的真值表中那些使函數(shù)值為1的最小項(xiàng)相加，便得到函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。,3、卡諾圖,卡諾圖：是由表示變量的所有可能取值組合的小方格所構(gòu)成的圖形。,邏輯函數(shù)卡諾圖的填寫(xiě)方法：在那些使函數(shù)值為1的變量取值組合所對(duì)應(yīng)的小方格內(nèi)填入1，其余的方格內(nèi)填入0，便得到該函數(shù)的卡諾圖。,,,,,,4

49、、邏輯圖,邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。,,Ｙ＝ＡＢ＋ＢＣ,ＡＢ,ＢＣ,５、波形圖,波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。,,Ｙ＝ＡＢ＋ＢＣ,０?。啊。啊。?０?。啊。薄。?０?。薄。啊。?０　１?。薄。?１?。啊。啊。?１?。啊。薄。?１?。薄。啊。?１?。薄。薄。?０?。啊。啊。?,,,,Ｙ,1.5.2 邏輯函數(shù)表示方法之間的轉(zhuǎn)換,1、由真值表到邏輯圖的轉(zhuǎn)

50、換,真值表,邏輯表達(dá)式或卡諾圖,,,1,1,,最簡(jiǎn)與或表達(dá)式,化簡(jiǎn),2,或,,2,畫(huà)邏輯圖,,3,ABC,A,最簡(jiǎn)與或表達(dá)式,C,B,B,A,A,C,AB,AC,Y,A,C,B,B,A,A,C,Y,ABC,AB,AC,若用與非門(mén)實(shí)現(xiàn)，將最簡(jiǎn)與或表達(dá)式變換乘最簡(jiǎn)與非-與非表達(dá)式,,3,2、由邏輯圖到真值表的轉(zhuǎn)換,邏輯圖,邏輯表達(dá)式,,,1,1,,最簡(jiǎn)與或表達(dá)式,化簡(jiǎn),2,,,2,從輸入到輸出逐級(jí)寫(xiě)出,最簡(jiǎn)與或表達(dá)式,,3,真值表,,3,本

51、節(jié)小結(jié),①邏輯函數(shù)可用真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖5種方式表示，它們各具特點(diǎn)，但本質(zhì)相通，可以互相轉(zhuǎn)換。?、趯?duì)于一個(gè)具體的邏輯函數(shù)，究竟采用哪種表示方式應(yīng)視實(shí)際需要而定?！、墼谑褂脮r(shí)應(yīng)充分利用每一種表示方式的優(yōu)點(diǎn)。由于由真值表到邏輯圖和由邏輯圖到真值表的轉(zhuǎn)換，直接涉及到數(shù)字電路的分析和設(shè)計(jì)問(wèn)題，因此顯得更為重要。,1.6 門(mén)電路,1.6.1 半導(dǎo)體器件的開(kāi)關(guān)特性,1.6.2 分立元件門(mén)電路,1.6.3 T

52、TL集成門(mén)電路,1.6.4 CMOS集成門(mén)電路,退出,獲得高、低電平的基本方法：利用半導(dǎo)體開(kāi)關(guān)元件的導(dǎo)通、截止（即開(kāi)、關(guān)）兩種工作狀態(tài)。,邏輯0和1： 電子電路中用高、低電平來(lái)表示。,1.6.1 半導(dǎo)體器件的開(kāi)關(guān)特性,1、二極管的開(kāi)關(guān)特性,邏輯門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱(chēng)門(mén)電路。,,,,基本和常用門(mén)電路有與門(mén)、或門(mén)、非門(mén)（反相器）、與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。,二極管符號(hào)：,正極,負(fù)極,＋　uD 　－

53、,uo,uo,ui＝0V時(shí)，二極管截止，如同開(kāi)關(guān)斷開(kāi)，uo＝0V。,,,,,,ui＝5V時(shí)，二極管導(dǎo)通，如同0.7V的電壓源，uo＝4.3V。,二極管的反向恢復(fù)時(shí)間限制了二極管的開(kāi)關(guān)速度。,Ui<0.5V時(shí)，二極管截止，iD=0。,Ui>0.5V時(shí)，二極管導(dǎo)通。,2、三極管的開(kāi)關(guān)特性,截止?fàn)顟B(tài),飽和狀態(tài),iB≥IBS,,ui=UIL<0.5V,uo=+VCC,ui=UIH,uo=0.3V,,,飽和區(qū),,截止區(qū),,放,大

54、,區(qū),②ui=0.3V時(shí)，因?yàn)閡BE<0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：,①u(mài)i=1V時(shí)，三極管導(dǎo)通，基極電流：,因?yàn)?<iB<IBS，三極管工作在放大狀態(tài)。iC=βiB=50×0.03=1.5mA，輸出電壓：,三極管臨界飽和時(shí)的基極電流：,uo=uCE=UCC-iCRc=5-1.5×1=3.5V,uo=VCC=5V,③ui＝3V時(shí)，三極管導(dǎo)通，基極電流

55、：,而,因?yàn)閕B>IBS，三極管工作在飽和狀態(tài)。輸出電壓：,uo＝UCES＝0.3V,3、場(chǎng)效應(yīng)管的開(kāi)關(guān)特性,工作原理電路,轉(zhuǎn)移特性曲線(xiàn),輸出特性曲線(xiàn),截止?fàn)顟B(tài),ui<UT,uo=+VDD,導(dǎo)通狀態(tài),ui>UT,uo≈0,1.6.2 分立元件門(mén)電路,1、二極管與門(mén),Y=AB,2、二極管或門(mén),Y=A+B,3、三極管非門(mén),①u(mài)A＝0V時(shí)，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V,②uA＝5V時(shí)，三極管導(dǎo)

56、通?；鶚O電流為：,iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。,三極管臨界飽和時(shí)的基極電流為：,①當(dāng)uA＝0V時(shí)，由于uGS＝uA＝0V，小于開(kāi)啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。,②當(dāng)uA＝10V時(shí)，由于uGS＝uA＝10V，大于開(kāi)啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。,1.6.3 TTL集成門(mén)電路,1、TTL與非門(mén),①

57、輸入信號(hào)不全為1：如uA=0.3V， uB=3.6V,,1V,,,,則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通,忽略iB3，輸出端的電位為：,輸出Y為高電平。,uY≈5―0.7―0.7＝3.6V,②輸入信號(hào)全為1：如uA=uB=3.6V,,2.1V,,,,則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止,輸出端的電位為：,uY=UCES＝0.3V,輸出Y為低電平。,功能表,真值表,邏輯表達(dá)式,輸入有低，輸出為高；輸

58、入全高，輸出為低。,74LS00內(nèi)含4個(gè)2輸入與非門(mén)，74LS20內(nèi)含2個(gè)4輸入與非門(mén)。,2、TTL非門(mén)、或非門(mén)、與或非門(mén)、與門(mén)、或門(mén)及異或門(mén),①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。,②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。,TTL非門(mén),①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過(guò)T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。,②A＝B＝0時(shí)，iB1、i'B1均

59、分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。,TTL或非門(mén),①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。,②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。,TTL與或非門(mén),與門(mén),Y=AB=AB,,或門(mén),Y=A+B=A+B,,異或門(mén),,3、OC門(mén)及TS

60、L門(mén),問(wèn)題的提出：,為解決一般TTL與非門(mén)不能線(xiàn)與而設(shè)計(jì)的。,①A、B不全為1時(shí)，uB1=1V，T2、T3截止，Y=1。,接入外接電阻R后：,②A、B全為1時(shí)，uB1=2.1V，T2、T3飽和導(dǎo)通，Y=0。,,外接電阻R的取值范圍為：,OC門(mén),TSL門(mén),①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T2基極均被鉗制在低電平，因而T2～T5均截止，輸出端開(kāi)路，電路處于高阻狀態(tài)。,結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。,②E＝1時(shí)，二極管

61、D截止，TSL門(mén)的輸出狀態(tài)完全取決于輸入信號(hào)A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。,TSL門(mén)的應(yīng)用：,①作多路開(kāi)關(guān)：E=0時(shí)，門(mén)G1使能，G2禁止，Y=A；E=1時(shí)，門(mén)G2使能，G1禁止，Y=B。,②信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B 。,③構(gòu)成數(shù)據(jù)總線(xiàn)：讓各門(mén)的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)TSL門(mén)處于工作狀態(tài)

62、，而其余TSL門(mén)均處于高阻狀態(tài)，這樣總線(xiàn)就會(huì)輪流接受各TSL門(mén)的輸出。,4、TTL系列集成電路及主要參數(shù),TTL系列集成電路,①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門(mén)電路都屬于74系列，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。,②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。,③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與

63、非門(mén)的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。,④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門(mén)的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。,TTL與非門(mén)主要參數(shù),（1）輸出高電平UOH：TTL與非門(mén)的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOH≥2.4V，標(biāo)準(zhǔn)高電平USH＝2.4V。（2）高電平輸出電流

64、IOH：輸出為高電平時(shí)，提供給外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出高電平下降。IOH表示電路的拉電流負(fù)載能力。（3）輸出低電平UOL：TTL與非門(mén)的輸入全為高電平時(shí)的輸出電平。產(chǎn)品規(guī)范值UOL≤0.4V，標(biāo)準(zhǔn)低電平USL＝0.4V。（4）低電平輸出電流IOL：輸出為低電平時(shí)，外接負(fù)載的最大輸出電流，超過(guò)此值會(huì)使輸出低電平上升。IOL表示電路的灌電流負(fù)載能力。（5）扇出系數(shù)NO：指一個(gè)門(mén)電路能帶同類(lèi)門(mén)的最大數(shù)目，它表示門(mén)電路的帶

65、負(fù)載能力。一般TTL門(mén)電路NO≥8，功率驅(qū)動(dòng)門(mén)的NO可達(dá)25。（6）最大工作頻率fmax：超過(guò)此頻率電路就不能正常工作。,（7）輸入開(kāi)門(mén)電平UON：是在額定負(fù)載下使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門(mén)開(kāi)通的最小輸入電平。一般TTL門(mén)電路的UON≈1.8V。（8）輸入關(guān)門(mén)電平UOFF：使與非門(mén)的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門(mén)關(guān)斷所需的最大輸入電平。一般TTL門(mén)電路的UOFF≈0.8V。

66、（9）高電平輸入電流IIH：輸入為高電平時(shí)的輸入電流，也即當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。（10）低電平輸入電流IIL：輸入為低電平時(shí)的輸出電流，也即當(dāng)前級(jí)輸出為低電平時(shí)，本級(jí)輸入電路造成的前級(jí)灌電流。（11）平均傳輸時(shí)間tpd：信號(hào)通過(guò)與非門(mén)時(shí)所需的平均延遲時(shí)間。在工作頻率較高的數(shù)字電路中，信號(hào)經(jīng)過(guò)多級(jí)傳輸后造成的時(shí)間延遲，會(huì)影響電路的邏輯功能。（12）空載功耗：與非門(mén)空載時(shí)電源總電流ICC與電源電壓VCC

67、的乘積。,1.6.3 CMOS集成門(mén)電路,1、CMOS非門(mén),（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。,2、CMOS與非門(mén)、或非門(mén)、與門(mén)、或門(mén)、與或非門(mén)和異或門(mén),CMOS與非門(mén),①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。,②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才

68、會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。,CMOS或非門(mén),①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。,②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。,與門(mén),Y=AB=AB,,或門(mén),Y=A+B=A+B,,CMOS與或非門(mén),CMOS異或門(mén),3、CMOS OD門(mén)、TSL門(mén)及傳輸門(mén),CMOS

69、 OD門(mén),CMOS TSL門(mén),①E=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開(kāi)了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器?？梢?jiàn)電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門(mén)。,CMOS 傳輸門(mén),①C＝0、 ，即C端為低電平（0V）、 端為高電平（＋VDD）時(shí)， TN和TP都不具備開(kāi)啟條件而截止，輸入和輸出之間相當(dāng)于開(kāi)關(guān)斷開(kāi)一樣。②C＝1、 ，即C端