已閱讀1頁，還剩1頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、15實驗六移位寄存器設計一、實驗目的1掌握數組的類型定義方法；2掌握f…..loop語句和case語句的使用方法；二、設計描述及方法1設計電路的接口描述serinright[3:0]：右移輸入十六進制數；serinleft[3:0]：左移輸入十六進制數；mode[1:0]:工作模式輸入信號（“00”：清零；“01”：左移；“10”：右移）；clk:時鐘輸入信號；reg7reg6reg5reg4reg3reg2reg1reg0：8位十六進
2、制顯示輸出信號；2電路設計基本方法整個電路由一個主時序進程完成；在每一個時鐘的上升沿，根據mode[1:0]的值進行清零、左移或右移操作，在主時序進程中由case語句完成；移位操作由f….loop語句完成8位十六進制數逐位移動。三、硬件驗證(選做)1選擇實驗電路結構0對該設計進行硬件驗證。在實驗電路結構中，數碼管8至數碼管1分別對應reg7、reg6、reg5、reg4、reg3、reg2、reg1；將鍵2對應為serinright控制
3、信號，鍵1對應為serinleft控制信號；鍵8和鍵7對應mode輸入信號；clock0對應為電路的時鐘輸入信號clk，將clock0跳線至1Hz輸出。2查閱系統引腳對照表，完成引腳鎖定。3重新編譯成功后，完成器件的下載配置。4在實驗裝置上驗證結果，檢查是否能完成所設計的電路功能。reg7reg6reg5reg4reg3reg2reg1reg0雙向8位十六進制移位寄存器serinleftserinrightmodeclk16四、實驗思考
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論