版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、洛陽理工學院實驗報告系部計算機與信息工程系班級B090507學號B09050704姓名李慧敏課程名稱PLD原理與應用實驗日期10.26實驗名稱移位模式可控的8位移位寄存器設計成績實驗目的:1、熟悉QUARTUSⅡ開發(fā)環(huán)境;2、熟悉工程、文件、實體、結構體的建立,編譯、修改、仿真。3、熟悉移位寄存器的原理及設計方法。實驗條件:裝有QUARTUSⅡ軟件的電腦實驗內(nèi)容與步驟:利用QuartusⅡ設計系統(tǒng)之前,應該先建立一個文件夾,此文件夾可作
2、為QuartusⅡ默認的工作庫。QuartusⅡ中任何一項設計都是一項工程,在工程設計過程中,會產(chǎn)生許多僅擴展名不同的同名文件,放在同一個文件夾下,便于統(tǒng)一管理。出于同樣的原因,不同的設計項目最好放在不同的文件夾中。1編輯文件編輯文件(1)啟動Quartus雙擊桌面上的QuartusⅡ圖標或單擊開始按扭,啟動QuartusⅡ。(2)編輯文件單擊標題欄中的File→New對話框,單擊New對話框的DeviceDesignFiles選項卡,
3、選擇編譯文件的語言類型,這里選擇VHDLFiles,選好后單擊【OK】按鈕,打開VHDL文本編輯器窗口,并在其中輸入如圖所示的程序,這是一個與門的VHDL程序。41帶進位循環(huán)左移SHIFT工程的的仿真波形5分析波形分析波形分析程序可知:當時鐘信號CLK、MD或進位輸入C0中任一信號發(fā)生變化,都將啟動進程語句PROCESS。此時如果CLK觸發(fā)且CLK為高電平時:若MD=001時,則執(zhí)行帶進位循環(huán)左移的操作;若MD=010時,則執(zhí)行自循環(huán)左
4、移的操作;若MD=011時,則執(zhí)行自循環(huán)右移的操作;若MD=100時,則執(zhí)行帶進位循環(huán)右移的操作;若MD=101時,則執(zhí)行加載待移數(shù)據(jù)的操作;否則,執(zhí)行保持原數(shù)據(jù)的操作。移位后REG中的數(shù)據(jù)由QB端口輸出,CY進位由CN端口輸出。分析仿真波形:圖42為仿真波形的部分截圖,由圖可知在50ns時,為CLK的上升沿且MD=101,此邊沿將并行口D的數(shù)據(jù)(10011010)加載于移位寄存器中;此后的三個上升沿,MD=110、111、000,數(shù)據(jù)
5、保持不變;在90ns時,CLK處于上升沿且MD=001,此邊沿將并行口D的數(shù)據(jù)帶進位循環(huán)左移;在105ns時,CLK處于上升沿且MD=010,此邊沿將并行口D的數(shù)據(jù)自循環(huán)左移。仿真波形與程序的分析結果相吻合,達到實驗要求,可見仿真的正確性。含同步并行預置功能的8位移位寄存器的設計重新啟動Quartus,在C:MATLAB16wk下新建一個工程文件夾mux21a即將編輯的文本文件存在已建立的文件夾C:MATLAB16wkSHFT下,存盤文
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論