數(shù)電實驗之移位寄存器

1、移位寄存器移位寄存器一實驗目的實驗目的1學習用D觸發(fā)器構成移位寄存器（環(huán)行計數(shù)器）2掌握中規(guī)模集成電路雙向移位寄存器邏輯功能及使用方法二實驗原理實驗原理1、用4個D觸發(fā)器組成4位移位寄存器，將每位即各D觸發(fā)器的輸出Q1、Q2、Q3、Q4分別接到四個0—1指示器（LED）將最后一位輸出Q4反饋接到第一位D觸發(fā)器的輸入端，則構成一簡單的四位移位環(huán)行計數(shù)器。2、移位寄存器具有移位功能，是指寄存器中所存的代碼能夠在時鐘脈沖的作用下依次左移或右移

2、。對于即能左移又能右移的寄存器稱為雙向移位寄存器。只需要改變左移、右移的控制信號便可實現(xiàn)雙向移位的要求。根據(jù)移位寄存器存取信息的方式不同分為：串入串出、串入并出、并入串出、并入并出四種形式。本實驗選用的4位雙向移位寄存器，型號為74LS194A（或CD40194），兩者功能相同，其引腳分布圖如下圖18.1所示：其中A、B、C、D為并行輸入端，A為高位依次排列；QA、QB、QC、QD為并行輸出端；SR為右移串行輸入端；SL為左移串行輸入端

3、；S1、S0為操作模式控制端；CLR為異步清零端；低電平有效；CLK為CP時鐘脈沖輸入端。74LS194A有5種工作模式：并行輸入，右移（QD→QA），左移（QD←QA），保持和清零。74LS194功能表如表18.1所示：CLRCPS1S0工作狀態(tài)01111XX↑↑↑XX00011011置零保持右移，SR為串行輸入，QA為串行輸出左移，SL為串行輸入，QD為串行輸出并行輸入表18.1三實驗器件實驗器件數(shù)字實驗箱集成電路芯片：74LS74

4、2（CD40132）；74LS75；74LS76；74LS194A（CD40194）。清零模式時鐘串行輸入輸出功能CLRS1S0CPSLSRDCBAQDQCQBQA01111XX11011000X↑↑↑↑XXX0X110XXXXXXDCBAXXXXXXXXXXXX表18.218.21.清零：令CLR（）=0，其它輸入為任意態(tài)，此時寄存器輸出QD、QCDR、QB、QA應均為0然后使CLR（）=1。即該寄存器為異步復位且響應DRCLR（）的

5、低電平。DR2并行輸入：令CLR（）=S1=S0=1，輸入任意4位二進制數(shù)，如DRD3、D2、D1、D0=abcd，加上CP脈沖，觀察寄存器輸出狀態(tài)的變化是否發(fā)生在CP脈沖的上升沿，輸出是否為abcd，即寄存器在進行裝載的功能。3右移：清零后，令=1，S1=0，S0=1，由右移輸入端SR送入二進制數(shù)碼DR0100，在CP脈沖上升沿的作用下（給一次信號按動一次脈沖）觀察輸出情況是否將輸入信號進行右移，流向是SR→QA→QB→QC→QD。如