計(jì)算機(jī)組成原理練習(xí)一

1、1假設(shè)主存容量為假設(shè)主存容量為512K512K字，字，cachecache的容量為的容量為4K4K字，字，塊長(zhǎng)為塊長(zhǎng)為4個(gè)字，存儲(chǔ)字長(zhǎng)為個(gè)字，存儲(chǔ)字長(zhǎng)為6464位，存儲(chǔ)器按字節(jié)位，存儲(chǔ)器按字節(jié)尋址，回答下列各問(wèn)題：尋址，回答下列各問(wèn)題：(1)(1)在直接映射方式下，設(shè)計(jì)主存地址格式。在直接映射方式下，設(shè)計(jì)主存地址格式。(2)(2)在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址的格在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址的格式。式。2.2.假設(shè)指令字長(zhǎng)

2、為假設(shè)指令字長(zhǎng)為1616位，操作數(shù)的地址碼為位，操作數(shù)的地址碼為5位，位，指令有零地址、一地址、二地址三種格式。指令有零地址、一地址、二地址三種格式。(1)(1)設(shè)操作碼固定，若零地址指令有設(shè)操作碼固定，若零地址指令有R條，二地址指條，二地址指令有令有S條，則一地址指令最多有幾種？條，則一地址指令最多有幾種？(2(2）采用擴(kuò)展碼技術(shù)，若二地址指令有）采用擴(kuò)展碼技術(shù)，若二地址指令有M條，零地址條，零地址指令有指令有N條，則一地址指令最多有

3、幾種？條，則一地址指令最多有幾種？3.3.設(shè)CPU有16根地址線，根地址線，8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用（低電平有效）作訪存控制信號(hào)，（低電平有效）作訪存控制信號(hào)，作讀作讀寫(xiě)命令信號(hào)命令信號(hào)(高電平為讀，低電平為寫(xiě)高電平為讀，低電平為寫(xiě))?，F(xiàn)有這些存儲(chǔ)。現(xiàn)有這些存儲(chǔ)芯片：芯片：ROM（2K8位，位，4K44位，位，8K8位），位），RAM（1K44位，位，2K8位，位，8K44位）及位）及74138譯碼器和各種門(mén)電路（自譯碼器和各種門(mén)

4、電路（自定）。定）。試從上述規(guī)格中選用合適的芯片，畫(huà)出試從上述規(guī)格中選用合適的芯片，畫(huà)出CPU與存儲(chǔ)芯片的連接圖，與存儲(chǔ)芯片的連接圖，要求如下：（要求如下：（1）最小最小8KB8KB地址為系統(tǒng)程序區(qū)，地址為系統(tǒng)程序區(qū)，81928192?1638316383地址地址范圍為用戶程序區(qū)。范圍為用戶程序區(qū)。（2）指出選用的存儲(chǔ)芯片類型及數(shù)量。指出選用的存儲(chǔ)芯片類型及數(shù)量。4.4.假設(shè)假設(shè)CPUCPU執(zhí)行某段程序時(shí)共訪問(wèn)執(zhí)行某段程序時(shí)共訪問(wèn)Cac

5、heCache命中命中48004800次，次，訪問(wèn)主存訪問(wèn)主存200200次，已知次，已知CacheCache的存取周期是的存取周期是30ns30ns主存的主存的存取周期是存取周期是150ns150ns求CacheCache的命中率以及的命中率以及CacheCache－主存系－主存系統(tǒng)的平均訪問(wèn)時(shí)間和效率？統(tǒng)的平均訪問(wèn)時(shí)間和效率？5假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4個(gè)字節(jié)信個(gè)字節(jié)信息，一個(gè)總線