
![集成電路工藝原理作業(yè)[1]_第1頁(yè)](https://static.zsdocx.com/FlexPaper/FileRoot/2019-8/28/23/a4a8646a-0bf2-4ee7-a417-a69ba3bce86f/a4a8646a-0bf2-4ee7-a417-a69ba3bce86f1.gif)
版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、集成電路制造技術(shù)作業(yè)集成電路制造技術(shù)作業(yè)熱氧化熱氧化1、解釋名詞:自摻雜外擴(kuò)散SOS技術(shù)SOI技術(shù)。答:自摻雜:自摻雜:是指在高溫外延時(shí),高摻雜襯底中的雜質(zhì)從基片外表面擴(kuò)散進(jìn)入氣相邊界層,又從邊界層擴(kuò)散摻入外延層的現(xiàn)象。外擴(kuò)散:外擴(kuò)散:又稱為互擴(kuò)散,是指在高溫外延時(shí),襯底和外延層中的雜質(zhì)互相由濃度高的一側(cè)向濃度低的一側(cè)擴(kuò)散的現(xiàn)象。SOSSOS技術(shù):技術(shù):是SOI技術(shù)的一種,是在藍(lán)寶石或尖晶石襯底上異質(zhì)外延硅獲得外延材料的技術(shù)。SOISO
2、I技術(shù):技術(shù):是指在絕緣襯底上異質(zhì)外延硅獲得外延材料的技術(shù)。2、詳述影響硅外延生長(zhǎng)速率的因素。答:影響外延生長(zhǎng)速率的因素主要有外延溫度、硅源種類、反應(yīng)劑濃度、外延反應(yīng)器結(jié)構(gòu)類型、氣體流速、襯底晶向等。外延溫度的影響:外延過(guò)程可分為質(zhì)量傳遞過(guò)程和表面反應(yīng)過(guò)程。在氣相質(zhì)量傳遞過(guò)程中,隨著溫度升高氣相邊界層中的氣體分子熱運(yùn)動(dòng)加劇、氣體黏度增加、氣體密度降低、氣相邊界層增厚,綜合以上效應(yīng),氣相質(zhì)量傳遞速率隨溫度緩慢升高有所加快。在表面反應(yīng)過(guò)程中
3、,外延劑吸附和氣態(tài)生長(zhǎng)物的解吸過(guò)程很快,對(duì)外延生長(zhǎng)速率影響效果不明顯;外延劑化學(xué)反應(yīng)和生成硅原子遷移隨著溫度升高而明顯加快,綜合幾個(gè)過(guò)程的綜合效果,硅表面反應(yīng)過(guò)程隨溫度升高速率加快非常明顯。因此,外延溫度升高,外延生長(zhǎng)速率加快。硅源種類的影響:實(shí)際測(cè)得采用不同硅源,生長(zhǎng)速率不同。外延生長(zhǎng)速率由高到低對(duì)應(yīng)的硅源依次為:SiH4SiH2Cl2SiHCl3SiCl4。反應(yīng)劑濃度的影響:一般地,在反應(yīng)劑濃度較低時(shí),隨著反應(yīng)劑濃度增加,質(zhì)量傳遞至
4、襯底表面的外延劑就會(huì)增加,外延速度就會(huì)加快。但是,隨著濃度進(jìn)一步升高,到達(dá)某一臨界濃度時(shí),襯底表面生成硅原子速率大于硅原子在襯底表面生成單晶的速度或者反應(yīng)劑分解形成硅粒堆積,就會(huì)生長(zhǎng)出多晶硅,此時(shí)外延層的生長(zhǎng)速率由硅原子形成單晶的速率控制。當(dāng)采用含氯硅源時(shí),如果反應(yīng)劑濃度繼續(xù)增加,到達(dá)某一濃度時(shí),外延生長(zhǎng)速率反而開(kāi)成新的SiO2網(wǎng)絡(luò)結(jié)構(gòu),使SiO2膜不斷增厚。與此相反,硅體內(nèi)的Si原子則不容易掙脫Si共價(jià)鍵的束縛,也不容易在已生長(zhǎng)的Si
5、O2網(wǎng)絡(luò)中移動(dòng)。所以,在熱氧化的過(guò)程中,氧化劑通過(guò)氧化層擴(kuò)散至SiO2Si界面處進(jìn)行反應(yīng),而不發(fā)生在SiO2層的外表層。在氧化過(guò)程中,氧化反應(yīng)的速度很快,而擴(kuò)散速度較慢,因此,在高溫氧化時(shí),氧化劑擴(kuò)散速度決定了氧化速度。同樣的氧化層厚度,水分子的擴(kuò)散速度是氧的幾十倍,所以,干氧和濕氧氧化速率差別較大。2、薄層工藝(10nm以下氧化層)過(guò)程中應(yīng)注意哪些要求?現(xiàn)采用的工藝有哪些?答:薄柵氧化層制備應(yīng)滿足以下關(guān)鍵條件:(1)低缺陷密度。(2)
6、好的抗雜質(zhì)擴(kuò)散的勢(shì)壘持性。(3)具有低的界面態(tài)密度和固定電荷的高質(zhì)量的SiSiO2界面;(4)在熱載流子應(yīng)力和輻射條件下的穩(wěn)定性。(5)工藝過(guò)程中具有較低的熱開(kāi)銷,以減少熱擴(kuò)散過(guò)程中的雜質(zhì)再分布?,F(xiàn)采用的工藝分為四大類主流方法:(1)各種預(yù)氧化清潔工藝;(2)各種氧化工藝;(3)化學(xué)改善柵氧化層工藝;(4)沉積氧化層或疊層氧化硅作為柵介質(zhì)。3、熱氧化法生長(zhǎng)1000厚的氧化層,工藝條件:1000℃,干氧氧化,無(wú)初始氧化層,試問(wèn):(1)氧化
7、工藝需多長(zhǎng)時(shí)間?解:氧化層厚度與時(shí)間的關(guān)系:X2AX=B(tτ),因無(wú)初始氧化層,故τ=0,氧化時(shí)間為:t=(X2AX)B=(0.010.10.165)1.95104≈135.9min(2)在此基礎(chǔ)上濕法氧化30min,氧化溫度1000℃,求最終的氧化層厚度。解:初始氧化層厚度為0.1μm,則:τ=(X2AX)B=(0.010.10.226)0.48102≈6.8min則,氧化層厚度為:X=A2[1(tτ)4BA2]121=0.2262
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 第1章-集成電路工藝原理
- 集成電路工藝原理試題總體答案
- 集成電路工藝原理試題總體答案
- 《集成電路工藝原理芯片制造》課程試題
- 硅集成電路原理 范圍
- 集成電路工藝總結(jié)
- 集成電路工藝實(shí)驗(yàn)
- 集成電路制造工藝教案
- 集成電路工藝個(gè)人總結(jié)
- 硅集成電路工藝基礎(chǔ)重點(diǎn)
- 集成電路制造工藝流程
- 集成電路可測(cè)性原理與設(shè)計(jì)
- 集成電路代換
- 集成電路鍵合工藝研究.pdf
- 集成電路概述
- 《集成電路設(shè)計(jì)原理》試卷及答案解讀
- 模擬集成電路原理及應(yīng)用題
- 集成電路制造工藝論文格式要求
- 電器集成電路.dwg
- 集成電路外文翻譯
評(píng)論
0/150
提交評(píng)論