

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、2024/4/2 韓 良,1,第一章 集成電路制造工藝流程,集成電路(Integrated Circuit) 制造工藝是集成電路實現(xiàn)的手段,也是集成電路設計的基礎。,2024/4/2 韓 良,2,1.無生產線集成電路設計技術,隨著集成電路發(fā)展的過程,其發(fā)展的總趨勢是革新工藝、提高集成度和速度。設計工作由有生產線集成電路設計到無生產線集成電路設計的發(fā)展過程。
2、無生產線(Fabless)集成電路設計公司。如美國有200多家、臺灣有100多家這樣的設計公司。,引言,2024/4/2 韓 良,3,2. 代客戶加工(代工)方式,芯片設計單位和工藝制造單位的分離,即芯片設計單位可以不擁有生產線而存在和發(fā)展,而芯片制造單位致力于工藝實現(xiàn),即代客戶加工(簡稱代工)方式。代工方式已成為集成電路技術發(fā)展的一個重要特征。,引言,2024/4/2
3、 韓 良,4,3. PDK文件,首先,代工單位將經(jīng)過前期開發(fā)確定的一套工藝設計文件PDK(Pocess Design Kits)通過因特網(wǎng)傳送給設計單位。PDK文件包括:工藝電路模擬用的器件的SPICE(Simulation Program with IC Emphasis)參數(shù),版圖設計用的層次定義,設計規(guī)則,晶體管、電阻、電容等元件和通孔(VIA)、焊盤等基本結構的版圖,與設計工具關聯(lián)的設計規(guī)則檢查(DRC)、參數(shù)提取
4、(EXT)和版圖電路對照(LVS)用的文件。,引言,2024/4/2 韓 良,5,4. 電路設計和電路仿真,設計單位根據(jù)研究項目提出的技術指標,在自己掌握的電路與系統(tǒng)知識的基礎上,利用PDK提供的工藝數(shù)據(jù)和CAD/EDA工具,進行電路設計、電路仿真(或稱模擬)和優(yōu)化、版圖設計、設計規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對照LVS,最終生成通常稱之為GDS-Ⅱ格式的版圖文件。再通過因特網(wǎng)傳送到代工單位。
5、,引言,2024/4/2 韓 良,6,5. 掩模與流片,代工單位根據(jù)設計單位提供的GDS-Ⅱ格式的版圖數(shù)據(jù),首先制作掩模(Mask),將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩模上。一張掩模一方面對應于版圖設計中的一層的圖形,另一方面對應于芯片制作中的一道或多道工藝。在一張張掩模的參與下,工藝工程師完成芯片的流水式加工,將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上。這一過程通常簡稱為“流片”。,
6、引言,2024/4/2 韓 良,7,代工(Foundry)廠家很多,如:無錫上華(0.6/0.5 ?mCOS和4 ?mBiCMOS工藝)上海先進半導體公司(1 ?mCOS工藝)首鋼NEC(1.2/0.18 ?mCOS工藝)上海華虹NEC(0.35 ?mCOS工藝)上海中芯國際(8英寸晶圓0.25/0.18 ?mCOS工藝),引言,6. 代工工藝,2024/4/2
7、 韓 良,8,代工(Foundry)廠家很多,如:宏力 8英寸晶圓0.25/0.18 ?mCMOS工藝華虹 NEC 8英寸晶圓0.25?mCMOS工藝臺積電(TSMC) 在松江籌建 8英寸晶圓0.18 ?mCMOS工藝聯(lián)華(UMC) 在蘇州籌建 8英寸晶圓0.18 ?mCMOS工藝等等。,引言,6. 代工工藝,2024/4/2 韓 良,9,7.境外代工廠家一覽表,202
8、4/4/2 韓 良,10,F&F(Fabless and Foundry)模式工業(yè)發(fā)達國家通過組織無生產線IC設計的芯片計劃來促進集成電路設計的專業(yè)發(fā)展、人才培養(yǎng)、技術研究和中小企業(yè)產品開發(fā),而取得成效。這種芯片工程通常由大學或研究所作為龍頭單位負責人員培訓、技術指導、版圖匯總、組織芯片的工藝實現(xiàn),性能測試和封裝。大學教師、研究生、研究機構、中小企業(yè)作為工程受益群體,自愿參加,并付一定費
9、用。,引言,8. 芯片工程與多項目晶圓計劃,2024/4/2 韓 良,11,8. 芯片工程與多項目晶圓計劃,Relation of F&F(無生產線與代工的關系),2024/4/2 韓 良,12,多項目晶圓MPW(multi-project wafer)技術服務是一種國際科研和大學計劃的流行方式。MPW技術把幾到幾十種工藝上兼容的芯片拼裝到一個宏芯片(
10、Macro-Chip)上然后以步進的方式排列到一到多個晶圓上,制版和硅片加工費用由幾十種芯片分擔,極大地降低芯片研制成本,在一個晶圓上可以通過變換版圖數(shù)據(jù)交替布置多種宏芯片。,引言,8. 芯片工程與多項目晶圓計劃,2024/4/2 韓 良,13,代工單位與其他單位關系圖,2024/4/2 韓 良,14,集成電路制造工藝分類,1. 雙極型工藝(bipolar)2
11、. MOS工藝3. BiMOS工藝,2024/4/2 韓 良,15,§1-1 雙極集成電路典型的PN結隔離工藝,2024/4/2 韓 良,16,思考題,1.需要幾塊光刻掩膜版(mask)?2.每塊掩膜版的作用是什么?3.器件之間是如何隔離的?4.器件的電極是如何引出的?5.埋層的作用?,2024/4/2
12、韓 良,17,雙極集成電路的基本制造工藝,可以粗略的分為兩類:一類為在元器件間要做隔離區(qū)。隔離的方法有多種,如PN結隔離,全介質隔離及PN結-介質混合隔離等。另一類為器件間的自然隔離。,典型PN結隔離工藝是實現(xiàn)集成電路制造的最原始工藝,迄今為止產生的各種雙極型集成電路制造工藝都是在此工藝基礎上改進而來的。,2024/4/2 韓 良,1.1.1典型PN結隔離工藝流程,2024/4/2
13、 韓 良,19,1.1.1 工藝流程,,襯底準備(P型),?光刻n+埋層區(qū),?氧化,,?n+埋層區(qū)注入,?清潔表面,2024/4/2 韓 良,20,1.1.1 工藝流程(續(xù)1),?生長n-外延,?隔離氧化,?光刻p+隔離區(qū),?p+隔離注入,?p+隔離推進,,,2024/4/2 韓 良,21,1.1.1 工藝流程(續(xù)2),?光刻硼擴散區(qū),?硼
14、擴散,?氧化,2024/4/2 韓 良,22,1.1.1 工藝流程(續(xù)3),?光刻磷擴散區(qū),?磷擴散,?氧化,,2024/4/2 韓 良,23,1.1.1 工藝流程(續(xù)4),?光刻引線孔,?清潔表面,2024/4/2 韓 良,24,1.1.1 工藝流程(續(xù)5),?蒸鍍金屬,?反刻金屬,,2024/4/2
15、 韓 良,25,1.1.1 工藝流程(續(xù)6),?鈍化,?光刻鈍化窗口,?后工序,2024/4/2 韓 良,26,1.1.2 光刻掩膜版匯總,埋層區(qū),?隔離墻,?硼擴區(qū),?磷擴區(qū),?引線孔,?金屬連線,?鈍化窗口,,2024/4/2 韓 良,27,1.1.3 外延層電極的引出,歐姆接觸電極:金屬與參雜濃度較低的外延層相接觸易形成整流接觸(金半接觸勢
16、壘二極管)。因此,外延層電極引出處應增加濃擴散。,2024/4/2 韓 良,28,1.1.4 埋層的作用,1.減小串聯(lián)電阻(集成電路中的各個電極均從上表面引出,外延層電阻率較大且路徑較長。,2.減小寄生pnp晶體管的影響(第二章介紹),2024/4/2 韓 良,29,1.1.5 隔離的實現(xiàn),1.P+隔離擴散要擴穿外延層,與p型襯底連通。因此,將n型外延層分割成若
17、干個“島” 。2. P+隔離接電路最低電位,使“島” 與“島” 之間形成兩個背靠背的反偏二極管。,2024/4/2 韓 良,30,1.1.6 練習,1 描述PN結隔離雙極工藝的流程及光刻掩膜版的作用; 2 說明埋層的作用。,2024/4/2 韓 良,31,§1.2 N阱硅柵CMOS集成電路制造工藝,2024/4/2
18、 韓 良,32,思考題,1.需要幾塊光刻掩膜版?各自的作用是什么?2.什么是局部氧化(LOCOS ) ? (Local Oxidation of Silicon) 3.什么是硅柵自對準(Self Aligned )?4. N阱的作用是什么?5. NMOS和PMOS的源漏如何形成的?,2024/4/2 韓 良,33,2024/4/2
19、 韓 良,34,2024/4/2 韓 良,1.2.1 N阱硅柵CMOS工藝主要流程 ( 參考P阱硅柵CMOS工藝流程),2024/4/2 韓 良,36,1.2.2 N阱硅柵CMOS工藝主要流程1.襯底準備,P型單晶片,2024/4/2 韓 良,37,,,,1.2.2 N阱硅柵CMOS工藝主要流程2.
20、 氧化、光刻N-阱(nwell),2024/4/2 韓 良,38,1.2.2 N阱硅柵CMOS工藝主要流程3. N-阱注入,N-阱推進,退火,清潔表面,2024/4/2 韓 良,39,,,,1.2.2 N阱硅柵CMOS工藝主要流程4.長薄氧、長氮化硅、光刻場區(qū)(active反版),2024/4/2 韓 良,40,1.2
21、.2 N阱硅柵CMOS工藝主要流程5.場區(qū)氧化(LOCOS), 清潔表面 (場區(qū)氧化前可做N管場區(qū)注入和P管場區(qū)注入),2024/4/2 韓 良,41,,1.2.2 N阱硅柵CMOS工藝主要流程6. 柵氧化,淀積多晶硅,反刻多晶 (polysilicon—poly),2024/4/2 韓 良,42,1.2.2 N阱硅柵CMOS工藝主要流程7. P+ a
22、ctive注入(Pplus)( 硅柵自對準),2024/4/2 韓 良,43,1.2.2 N阱硅柵CMOS工藝主要流程8. N+ active注入(Nplus —Pplus反版) ( 硅柵自對準),2024/4/2 韓 良,44,,1.2.2 N阱硅柵CMOS工藝主要流程9. 淀積BPSG,光刻接觸孔(contact),回流,2024/
23、4/2 韓 良,45,,1.2.2 N阱硅柵CMOS工藝主要流程10. 蒸鍍金屬1,反刻金屬1(metal1),2024/4/2 韓 良,46,,,1.2.2 N阱硅柵CMOS工藝主要流程11. 絕緣介質淀積,平整化,光刻通孔(via),2024/4/2 韓 良,47,,,,,,,1.2.2 N阱硅柵CMOS工藝主要
24、流程12. 蒸鍍金屬2,反刻金屬2(metal2),2024/4/2 韓 良,48,1.2.2 N阱硅柵CMOS工藝主要流程13. 鈍化層淀積,平整化,光刻鈍化窗孔(pad),2024/4/2 韓 良,49,,,1.2.3 N阱硅柵CMOS工藝 光刻掩膜版匯總簡圖,N阱,?有源區(qū),?多晶,?Pplus,?Nplus,?接觸孔,?金屬1
25、,?通孔,?金屬2,?PAD,,2024/4/2 韓 良,50,1.2.4 局部氧化的作用,2. 減緩表面臺階,3. 減小表面漏電流,1. 提高場區(qū)閾值電壓,2024/4/2 韓 良,51,1.2.5 硅柵自對準的作用,在硅柵形成后,利用硅柵的遮蔽作用來形成MOS管的溝道區(qū),使MOS管的溝道尺寸更精確,寄生電容更小。,2024/4/2
26、 韓 良,52,1.2.6 MOS管襯底電極的引出,NMOS管和PMOS管的襯底電極都從上表面引出,由于P-Sub和N阱的參雜濃度都較低,為了避免整流接觸,電極引出處必須有濃參雜區(qū)。,2024/4/2 韓 良,1.2.7 LDD注入,在P+(N+)有源區(qū)注入前可以進行LDD注入,以便減小短溝道效應和熱載流子效應。,用Pplus版光刻后進行PMOS管LDD注入, 用Nplus版光
27、刻后進行NMOS管LDD注入, 都是以光刻膠膜作為注入遮蔽膜。 LDD注入之后,先制作側墻,然后再進行P+(N+)有源區(qū)光刻、注入。,2024/4/2 韓 良,1.2.8 接觸孔摻雜,為了改善有源區(qū)接觸孔特性,在光刻接觸孔之后、回流之前, 用Nplus 版光刻,對接觸孔進行N+注入 用Pplus 版光刻,對接觸孔進行P+注入,2024/4/2
28、 韓 良,1.2.9 其它MOS工藝簡介,雙層多晶:易做多晶電容、多晶電阻、疊柵MOS器件,適合CMOS數(shù)/?;旌想娐贰EPROM等,多層金屬:便于布線,連線短,連線占面積小,適合大規(guī)模、高速CMOS電路,P阱CMOS工藝雙阱CMOS工藝E/D NMOS工藝,2024/4/2 韓 良,56,1.2.10 練習,1.闡述N阱硅柵CMOS集成電路制造工藝的主要流程,說明流程中需
29、要哪些光刻掩膜版及其作用。2. 何為硅柵自對準?,2024/4/2 韓 良,57,§1.3其它集成電路制造工藝簡介,2024/4/2 韓 良,58,1.3.1 雙層多晶、多層金屬CMOS工藝,雙層多晶:易做多晶電容、多晶電阻、疊柵MOS器件,適合CMOS數(shù)/?;旌想娐贰EPROM等,多層金屬:便于布線,連線短,連線占面積小,適合大規(guī)模、高速CMO
30、S電路,2024/4/2 韓 良,59,1.3.2 雙極型模擬集成電路工藝,磷穿透擴散:減小串聯(lián)電阻離子注入:精確控制參雜濃度和結深,2024/4/2 韓 良,60,1.3.3 Bi CMOS工藝,雙極工藝器件的特點是速度高、驅動能力強,但功耗大、集成度低;而CMOS工藝制造的器件功耗小、集成度高,但速度低、驅動能力差。 在既要求高集成度又要求
31、高速的領域中可以采用二者的結合(即Bi CMOS工藝),發(fā)揮各自的優(yōu)點。,2024/4/2 韓 良,61,雙極型工藝與MOS工藝相結合,雙極型器件與MOS型器件共存,適合數(shù)/模電路。1.以雙極型工藝為基礎的Bi-MOS工藝2.以CMOS工藝為基礎的Bi-MOS工藝,2024/4/2 韓 良,62,NPN的集電極接襯底,注:文本框可根據(jù)需求改變顏色、移動位置;
32、文字可編輯,POWERPOINT模板適用于簡約清新及相關類別演示,,1,,2,,3,,4,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,目錄,點擊添加標題,點擊添加標題,點擊添加標題,點擊添加標題,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,,,,,,,,,,,,,,,,,,,,,,,,,,,,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,,,,,,,點擊添加
33、文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,,,,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,
34、添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,添加文本,點
35、擊添加文本,點擊添加文本,點擊添加文本,點擊添加文本,,,,,,,,,,會議基調,年會視頻:http:/www.nianhuishipin.cn/,會議主題,1、攜手超越,馭領未來,2、你在我心里面 ---用心創(chuàng)造新未來,會議主體環(huán)節(jié),—年度總結:由公司各職能部門、高層做09年總結報告,傳遞10年度公司戰(zhàn)略發(fā)展規(guī)劃以及嘉許09年度優(yōu)秀員工—感謝晚宴:讓員工在享受晚宴的同時,感受公司對他們一年來付出的感謝
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
評論
0/150
提交評論