自考微機(jī)原理習(xí)題一到習(xí)題五

1、V習(xí)題一2、組成典型的8位機(jī)框圖，說明各部分作用。答CPU：完成算術(shù)和邏輯運(yùn)算以及控制和協(xié)調(diào)各部件工作存儲(chǔ)器：存放數(shù)據(jù)和程序外圍設(shè)備：包括輸入和輸出設(shè)備，完成信息的輸入和輸出借口電路：外圍設(shè)備與系統(tǒng)總線之間的緩沖區(qū)3、簡(jiǎn)單說明微機(jī)工作原理。答微機(jī)的工作原理可以這樣簡(jiǎn)單表述：首先把要解決的問題編成若干條指令組成的程序放進(jìn)存儲(chǔ)器，然后CPU逐條地從存儲(chǔ)器中取出指令，分析指令并執(zhí)行指令。周而復(fù)始一直到程序結(jié)束為止。4、求出各補(bǔ)碼表示的二進(jìn)制數(shù)

2、的真值。1)0000000002)01111110=12602222220123456???????3)11111111（）0000002^0=—14)10000000（）1111111=(—)=—12801234562222222??????5、二進(jìn)制數(shù)碼無(wú)符號(hào)數(shù)、有符號(hào)數(shù)其值各為多少1)01101110無(wú)符號(hào)值為110，有符號(hào)數(shù)為1102)0101100189，893)10001101141，（補(bǔ)碼值）1154)1111100124

3、9，（補(bǔ)碼值）76、寫出二進(jìn)制碼的原碼、反碼和補(bǔ)碼00000000原碼、反碼和補(bǔ)碼都為0000000010000010原碼10000010反碼11111101補(bǔ)碼1111111001011001原碼、反碼和補(bǔ)碼都為0101100111111111原碼11111111反碼10000000補(bǔ)碼100000017、十六進(jìn)制表示的8位二進(jìn)制數(shù)說明它們被看作補(bǔ)碼表示的數(shù)或II時(shí)所表示的十進(jìn)制數(shù)及字符4FH補(bǔ)碼0100111179‘O’73H011

4、10011115‘s’2BH0010101143‘’6CH01101100108‘I’8、略（注意空格II碼為20H）9、用補(bǔ)碼運(yùn)算（1）（85）76（3）85761010101110101011010011001011110011110111十進(jìn)制結(jié)果0F7H即（—9）補(bǔ)無(wú)溢出011001118576十進(jìn)制結(jié)果161，超出128發(fā)生溢出，二進(jìn)制結(jié)果5FH為錯(cuò)誤結(jié)果10二進(jìn)制運(yùn)算略習(xí)題二1、EU組成標(biāo)志寄存器、ALU、通用寄存器組、EU

5、控制器和暫存器BIU組成段寄存器、指令指針、指令隊(duì)列、20位地址加法器和總線控制電路2、80868088CPU內(nèi)部有哪些寄存器？他們的主要作用是什么？1)數(shù)據(jù)寄存器包括AX、BX、CX和DX。通常存放16位的數(shù)據(jù)和地址，它們中的每一個(gè)又可以分為高字節(jié)HCPU存儲(chǔ)器存儲(chǔ)器接口電路接口電路外圍設(shè)備外圍設(shè)備一個(gè)微處理器。在這種系統(tǒng)中，所有總線控制信號(hào)都直接由CPU產(chǎn)生，系統(tǒng)中總線控制邏輯電路被減小到最小，這種方式適合與較小規(guī)模系統(tǒng)的應(yīng)用。當(dāng)把

6、80868088CPU的MNMX引腳接地時(shí)CPU處于最大工作方式。最大工作方式用在需要利用80868088CPU構(gòu)成中等或較大系統(tǒng)時(shí)。在最大方式系統(tǒng)中，可以只有一個(gè)微處理器，也可以有兩個(gè)或兩個(gè)以上的微處理，其中8086或8088為住處理器，其他處理器稱為后援處理器。用來(lái)協(xié)助主處理器處理某方面的工作。10、指出8086系統(tǒng)總線結(jié)構(gòu)中8284A時(shí)鐘產(chǎn)生器、8282地址鎖存器、8286收發(fā)器及8288總線控制器的作用？答時(shí)鐘發(fā)生器8284A提

7、供頻率恒定的單相時(shí)鐘脈沖CLK給CPU，除此之外，還具有系統(tǒng)復(fù)位信號(hào)RESET產(chǎn)生電路和準(zhǔn)備好信號(hào)READY控制電路。8282用來(lái)鎖存8086存儲(chǔ)器或IO端口時(shí)，在總線周期T1狀態(tài)發(fā)出地址信號(hào)。經(jīng)鎖存后的地址信號(hào)可以在整個(gè)周期內(nèi)保持穩(wěn)定不變。8286是8位收發(fā)器，有8路雙相緩沖電路，兩組數(shù)據(jù)引腳是對(duì)稱的。它用來(lái)加強(qiáng)數(shù)據(jù)總線的負(fù)載能力。8288是8086CPU工作于最大方式時(shí)，用來(lái)代替CPU提供總線控制和命令信號(hào)的總線控制器。11、敘述8

8、086CPU工作于最小方式下的總線讀寫過程。答：1）T1狀態(tài)CPU根據(jù)執(zhí)行的是訪問存儲(chǔ)器還是訪問IO斷口指令，在MIO線上發(fā)出有效電平。高電平為讀存儲(chǔ)器，低電平為讀IO端口。此信號(hào)持續(xù)整個(gè)周期。讀取的存儲(chǔ)單元或IO端口的20位地址信號(hào)通過多路復(fù)用總線輸出，其中高4位地址通過地址狀態(tài)線A19S6——A16S3送出，低16位地址通過地址數(shù)據(jù)線AD15——AD0送出。信號(hào)被鎖存并在整個(gè)總線周期使用。為了鎖存地址信號(hào)，CPU變?cè)赥1轉(zhuǎn)臺(tái)從ALE

9、引腳輸出一個(gè)正脈沖做地址鎖存器8282的地址鎖存信號(hào)。在ALE的下降沿到來(lái)之前，BHE和地址信號(hào)均已有效。8282正是用ALE的下降沿對(duì)地址進(jìn)行鎖存。BHE信號(hào)也在T1狀態(tài)通過BHES7引腳送出，BHE和地址A0分別用來(lái)對(duì)奇偶地址進(jìn)行尋址。使DTR變?yōu)榈碗娖剑刂茢?shù)據(jù)總線收發(fā)器8286為數(shù)據(jù)接收狀態(tài)。2）T2狀態(tài)A19S6——A16S3線上由地址信息變成狀態(tài)信息S6——S3，BHES7由BHE變?yōu)闋顟B(tài)信息S7，一直持續(xù)到T4AD15——

10、AD0線上的地址信號(hào)消失，進(jìn)入高阻狀態(tài)，為讀入數(shù)據(jù)做準(zhǔn)備DEN信號(hào)開始變?yōu)橛行В_放8286總線收發(fā)器，DEN持續(xù)有效到T4的中期才結(jié)束。RD信號(hào)開始變?yōu)橛行?，控制被地址信?hào)選中的存儲(chǔ)單元或IO端口打開數(shù)據(jù)輸出緩沖器，以便將數(shù)據(jù)送上數(shù)據(jù)總線。DTR繼續(xù)保持低電平，使8286處于接收狀態(tài)。3）T3狀態(tài)存儲(chǔ)單元或IO端口將數(shù)據(jù)送到數(shù)據(jù)總線AD15AD0，供8286純沖后向CPU輸入。4）TW狀態(tài)當(dāng)系統(tǒng)所用存儲(chǔ)器或外設(shè)工作速度較慢，不能在基本

11、總線周期規(guī)定的四個(gè)狀態(tài)完成讀操作時(shí)，將通過8284A時(shí)鐘發(fā)生器送出READY信號(hào)給CPU。CPU將在T3前沿采樣READY，當(dāng)采到READY低電平時(shí)，CPU在T3和T4之間自動(dòng)插入若干等待狀態(tài)TW，直到READY為高電平，TW狀態(tài)結(jié)束進(jìn)入T4狀態(tài)5）T4狀態(tài)，在T4狀態(tài)和前一狀態(tài)交界的下降沿處，CPU讀區(qū)數(shù)據(jù)總線上的數(shù)據(jù)。8086最小方式下的總線寫操作時(shí)序也包括4個(gè)T狀態(tài)。當(dāng)存儲(chǔ)器或外設(shè)速度較慢時(shí)，在T3和T4之間插入若干TW。1）T1

12、狀態(tài)與讀操作1）一樣，ALE引腳上正脈沖的下降沿把20位地址及BHE狀態(tài)鎖存到8282鎖存器中，DTR為高電平2）T2狀態(tài)，WR為低電平，并在AD線上撤去地址信號(hào)后，立即將數(shù)據(jù)輸出到AD15AD0上，不需要象讀周期一樣維持一個(gè)狀態(tài)浮空狀態(tài)以緩沖。DTR維持高電平，DEN變?yōu)榈碗娖剑?286處于發(fā)送狀態(tài)，A19S6A16S3及BHES7變?yōu)闋顟B(tài)輸出。3）T3狀態(tài)。各信號(hào)維持T2時(shí)的狀態(tài)不變，與讀周期一樣，T3的前下降沿采樣READY，若需