版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、數(shù)字集成電路網(wǎng)絡(luò)題庫(kù)96第三章第三章組合邏輯電路組合邏輯電路S11101B在下圖所示的組合電路框圖中,若為輸mAAA21?入邏輯變量,為輸出邏輯函數(shù),其輸入和輸nYYY21?出間的函數(shù)關(guān)系可表示為:,由此可見(jiàn),組合電?1Y路的輸出只決定于而與無(wú)關(guān)。解:解:、該時(shí)刻輸入變量、信號(hào)作用前電路狀態(tài))(21mAAAF?S11101G中規(guī)模集成碼七段顯示譯碼器主要包括三個(gè)部分,即、BCD8421和。解:解:輸入端、輸出端、燈控制端30~AAgaY
2、Y~CBYIS11101I組合邏輯電路的設(shè)計(jì)步驟為:(1);(2);(3)簡(jiǎn)化和變換邏輯表達(dá)式,從而畫(huà)出邏輯圖。解:解:⑴由電路的功能要求,列出真值表;(2)由真值表寫(xiě)出邏輯表達(dá)式;S11101N線-線譯碼器有個(gè)輸入端,個(gè)輸出端,個(gè)不用的狀態(tài)。410解:解:、、4106S11102B分析組合邏輯電路的步驟為:(1);(2);(3);(4)根據(jù)真值表和邏輯表達(dá)對(duì)邏輯電路進(jìn)行分析,最后確定其功能。解:解:由邏輯圖寫(xiě)出個(gè)輸出端邏輯表達(dá)式、化簡(jiǎn)
3、和變換各邏輯表達(dá)式、列出真值表數(shù)字集成電路網(wǎng)絡(luò)題庫(kù)98B.))((BABAY???C.??BAY??D.????BABAY????解:解:DS11201N是線—線譯碼器,譯碼為輸入低電平有效,若輸入為時(shí),輸出13874LS38100012?AAA為()。01234567YYYYYYYYA.B.0001000011101111C.D.1111011100000100解:解:BS11202B組合邏輯電路任何時(shí)刻的輸出信號(hào)與該時(shí)刻的輸入信號(hào)(
4、),與電路原來(lái)所處的狀態(tài)()。A.無(wú)關(guān),無(wú)關(guān)B.無(wú)關(guān),有關(guān)C.有關(guān),無(wú)關(guān)D.有關(guān),有關(guān)解:解:CS11202G邏輯函數(shù),化簡(jiǎn)結(jié)果為()。????mdDCBAL)151413121110()96521()(A.B.DCADCBDCA??DCADCBCDA??C.D.DCDC?CDDC?解:解:CS11202I半加器的邏輯關(guān)系是()。A.與非B.或非C.與或非D.異或解:解:DS11202N在四變量卡諾圖中,邏輯上不相鄰的一組最小項(xiàng)為()。
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 組合邏輯電路和時(shí)序邏輯電路
- 組合邏輯電路
- 第11章 集成邏輯門(mén)電路和組合邏輯電路
- 門(mén)電路和組合邏輯電路
- 電工學(xué) 第11章組合邏輯電路
- 組合邏輯電路的設(shè)計(jì)
- 實(shí)驗(yàn)一-組合邏輯電路
- 組合邏輯電路——血型匹配電路
- 門(mén)電路和組合邏輯電路二
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計(jì)算法研究.pdf
- 第4章-組合邏輯電路
- 組合邏輯電路-分析和設(shè)計(jì)
- 組合邏輯電路練習(xí)題
- 第4章-組合邏輯電路
- 組合邏輯電路的課程設(shè)計(jì)
- 第4章-組合邏輯電路-(1)
- 實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì)
- 試驗(yàn)六 組合邏輯電路設(shè)計(jì)
- 第13章 門(mén)電路和組合邏輯電路
- 第章習(xí)題門(mén)電路和組合邏輯電路
評(píng)論
0/150
提交評(píng)論